[发明专利]一种相变存储单元及其制备方法

说明书

【技术领域】

本发明涉及半导体技术领域，尤其涉及一种相变存储单元。

【背景技术】

相变存储器技术是基于Ovshinsky在20世纪60年代末（Phys.Rev.Lett.,21,1450-1453,1968）70年代初(Appl.Phys.Lett.,18,254-257,1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极的研究热点也就围绕其器件工艺展开：器件的物理机制研究，包括如何减小器件功耗等。相变存储器的基本原理是利用硫族材料的可逆相变而产生的电阻差异的变化来表征两种状态，从而实现数据的存储。

随着信息技术产业对相变存储器产品需求的日益增加，实现PCM cell与现有CMOS工艺集成是非常关键的，因此，也就急需进一步降低PCM cell的操作功耗。人们对降低器件功耗做了许多工作，目前，降低PCM cell的操作电流/电压的主要方法有：（1）改良器件结构，包括提出各种改良结构，像环形电极（Ahn,S.J.et al.,Highly reliable50nm contact cell technology for256Mb PRAM,Symposium on VLSI Technology,2005.page98-99），减小相变材料与电极之间的接触面积；（2）优化相变薄膜层与电极的尺寸；通过相变材料和加热电极的横向电极尺寸控制在同一纳米区域范围；如生长直径和高度可以控制在50nm左右相变纳米点；如相变材料中填充绝缘绝热材料或者直接做成环形相变材料结构；如通过绝热层的排挤发生相变区域的尺寸约在2到200nm范围；或者直接把相变材料层做成形成两头粗、中间细的形状，可以通过不同腐蚀速率腐蚀液腐蚀上下电极和合金；还有可以制备出“倒塔”型纳米级相变存储单元凹孔阵列倒塔内可填充相变材料和电极材料；或者采用横向器件结构，在碳纳米管上沉积相变材料横向直径可以控制在100nm；（3）植入其它材料的加热介质辅助提高器件加热效率，添加如加热层材料为ZrO₂，HfO₂，Ta₂O₅，TiO₂，Ti的保温层，降低功耗；（4）相变材料开发与掺杂特性，为了提高相变存储器的可靠性，目前普遍采用的方法是通过向薄膜材料中掺入N、Si、Sn等元素以提高记录材料的晶化温度，这样可有效避免因邻近存储单元温度超过其记录材料的相变温度而引起的数据位信息错误。不过该方法并没有减小传导至邻近单元的热量，虽然引起的温度升高不至于使记录材料的状态马上发生转变，但其阻值仍然会有明显的变化，多次操作后数据位信息仍然存在失效的可能，因而会严重影响存储器的使用寿命。此外，采用掺杂的方法提高晶化温度的同时，薄膜相变材料的熔化温度一般也会相应提高，这又将导致相变存储器功耗的增大。

因此，降低单个相变存储单元的功耗成了业界的主要技术难题。目前迫切地需要一种具有优良热学性能的相变材料，其能有效减小相变存储器邻近存储单元之间的热串扰并降低器件功耗。

【发明内容】

本发明的目的在于提供一种相变存储单元，该相变存储单元功耗低、热稳定性好、相变速度快。

为实现上述目的，本发明采用下述技术方案：

一种相变存储单元，包括：衬底、下电极金属层、第一绝缘层、加热材料层、第二绝缘层、下相变材料层、上相变材料层和上电极金属层，还包括阻挡层，所述阻挡层设置于所述下相变材料层和所述上相变材料层之间，所述阻挡层的材料为Nb₂O₅。

优选地，所述阻挡层的厚度范围为5nm至20nm。

优选地，所述阻挡层的材料电导率小于所述下相变材料层和上相变材料层的相变材料的电导率。

优选地，所述阻挡层的材料热导率小于所述下相变材料层和上相变材料层的相变材料的热导率。

优选地，所述下相变材料层和所述上相变材料层的相变材料为选自GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、AsSe、InSe、GeSbTe和AgInSbTe中的任意一种化合物，或由上述任意一种化合物掺杂S、N、O、Cu、Si、Au、Al、W、Ga中的至少一种元素后形成的混合物。