[发明专利]基于SOI衬底的TSV通孔绝缘层测试结构

说明书

技术领域

本发明涉及微电子技术领域。

背景技术

TSV通孔绝缘层质量好坏对立体集成工艺质量及器件可靠性影响巨大，通过设计TSV绝缘层测试结构，进行耐压、漏电测试，可对TSV绝缘层质量进行评估，从而确保立体集成工艺质量和器件可靠性。目前，最常用的TSV通孔绝缘层测试结构以文献“Electrical and Morphological Assessment of Via Middle and Backside Process Technology for3D Integration（ECTC201262nd）”中提出的结构为主，此结构（参见图1）需要在晶圆背面制作欧姆接触（包括有源区和铝金属接触点），然后将两根探针一根正面连接待测TSV铜柱，另外一根连接晶圆背面欧姆接触测试点，通过在两根探针之间接入电源激励，从而实现TSV通孔绝缘层耐压和漏电测试。此测试结构设计简单，常用于基于单晶硅衬底的TSV通孔绝缘层测试，但是由于SOI衬底结构存在二氧化硅埋氧层（参见图2），导致顶层硅和底层硅之间被介质隔离无法导电，所以上述绝缘层测试结构只能对SOI结构中底层硅TSV通孔绝缘层的耐压和漏电特性进行有效测试，而不能实现完整的TSV通孔绝缘层测试，进而无法评估TSV通孔整体绝缘层的质量，不利于后续SOI立体集成工艺开展，会遗留耐压降低、漏电增加的安全隐患。

发明内容

为了克服现有技术无法对基于SOI的TSV通孔进行完整、有效的绝缘层耐压和漏电测试的不足，本发明提供一种基于SOI衬底的TSV通孔绝缘层测试结构，可以分别对顶层硅和底层硅两部分TSV通孔绝缘层进行耐压和漏电测试，不仅可以实现完整的TSV通孔绝缘层测试，整体评估TSV通孔绝缘层质量，还可有效的判断出顶、底两部分TSV通孔绝缘层缺陷存在区域，方便筛除TSV通孔有缺陷的晶圆，增加SOI立体集成器件可靠性。

本发明解决其技术问题所采用的技术方案是：包括欧姆接触测试点、金属探针、直流可变电压源和电流电压表；在底层硅背面和顶层硅正面各制作一个欧姆接触测试点，顶层硅正面为一号欧姆接触测试点，底层硅背面为二号欧姆接触测试点；每个欧姆接触测试点包括一个重掺杂有源区和一个铝金属压焊点，当硅衬底为P型衬底时重掺杂有源区为P+型，当硅衬底为N型衬底时重掺杂有源区为N-型，铝金属压焊点为方形；一号欧姆接触测试点的铝金属压焊点中心与TSV通孔中心的距离L≥D，D为受耐压测试TSV通孔的直径；测试时，一号直流可变电压源串接一号电流电压表后通过金属探针串接TSV铜柱和一号欧姆接触测试点的铝金属压焊点；二号直流可变电压源串接二号电流电压表后通过金属探针串接TSV铜柱与二号欧姆接触测试点的铝金属压焊点。

本发明的有益效果是：本发明提出的基于SOI衬底的TSV通孔绝缘层测试结构可以满足SOI衬底上TSV通孔绝缘层完整、有效的测试。与常用的TSV通孔绝缘层测试结构相比，本测试结构在顶层硅正面和底层硅背面各制作一个欧姆接触测试点，解决了因SOI衬底结构存在二氧化硅埋氧层而无法实现顶层硅部分TSV通孔绝缘层有效测试的不足。使用该测试结构可完整、有效的对基于SOI衬底的TSV通孔绝缘层进行耐压、漏电特性测试，进而整体评估TSV通孔绝缘层的制作质量，为准确判断绝缘层发生缺陷区域，及早筛除TSV通孔绝缘层有缺陷的晶圆提供便利，避免其进入后续工艺造成巨大经济损失，发生漏电增加、耐压降低的隐患，提高了SOI立体集成器件可靠性，具有成本低，经济效率高等特点。

附图说明

图1是常用的TSV通孔绝缘层测试结构图；

图2是采用传统测试结构测试基于SOI的TSV通孔绝缘层的示意图；

图3是本发明的TSV通孔绝缘层测试结构示意图；

图中，1-硅衬底，2-TSV通孔绝缘层，3-阻挡层TaN及铜种子层，4-硅衬底底部绝缘层，5-TSV铜柱，6-欧姆接触测试点，7-有源区，8-铝金属压焊点，9-电源激励，10-探针，11-TSV通孔底部绝缘层测试有效区域，12-顶层硅，13-埋氧层，14底层硅。

具体实施方式

下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。