[发明专利]一种基于压控振荡器的比较器的全并行模数转换器

说明书

技术领域

本发明涉及一种模数转换器，特别是指一种基于压控振荡器的比较器的全并行模数转换器，其输出结果可靠性高，适用于低压、高速模数转换器。

背景技术

当前，随着通信技术和网络信息技术的快速发展，模数转化器朝着低压、低功耗、高速、高精度的方向发展。模数转换器的类型按照采样频率和系统带宽可以分为奈奎斯特模数转换器和过采样模数转换器。奈奎斯特模数转换器又可以分为逐次逼近模数转化器(SAR ADC)，全并行模数转换器(FLASH ADC)，流水线模数转化器(Pipeline ADC)等。其中全并行模数转化器(FLASH ADC)的速度最快，但是分辨率和比较器的数量成指数关系，面积和功耗比较大。随着CMOS工艺尺寸普遍进入深亚微米时代（130nm，90nm，65nm等），传统的比较器很难在低电源电压（低于1.8V）条件下满足高速度的要求，而且传统的比较器由于其亚稳态和失配容易引发闪烁码，导致输出不稳定。 

发明内容

本发明的目的在于克服传统比较器低电源电压不易于设计，抗噪声能力差，输出不稳定的缺点，提出一种基于压控振荡器的比较器的，新的全并行模数转化器结构。

本发明所采取的技术方案是：一种基于压控振荡器的比较器的全并行模数转换器，其包括采样电路、电阻分压电路、基于压控振荡器的比较器、D触发器以及优先编码器，其中，输入电压信号输入到该采样电路中，而后由该采样电路将该输入电压信号传输到各个该基于压控振荡器的比较器的输入正端，参考电压信号经过该电阻分压电路的电阻分压后的参考电压分别接到相应的该基于压控振荡器的比较器的输入负端，各个该基于压控振荡器的比较器的输出连接到该D触发器的数据输入端，各个该D触发器的输出端再连接到该优先编码器中进行编码后输出。

该基于压控振荡器的比较器的正端连接第一压控振荡器的控制电压端，该基于压控振荡器的比较器的负端连接第二压控振荡器的控制电压端，该第一压控振荡器与第二压控振荡器的参数相同，该第一压控振荡器的第一输出频率以及该第二压控振荡器的第二输出频率分别接入鉴频器的输入端口，该鉴频器的输出端口接电荷泵的控制端口，该电荷泵根据该鉴频器的控制信号和复位控制信号对与该电荷泵相连接的电容进行充电和放电，该电容电压通过两个反相器输出最后比较的结果。

该基于压控振荡器的比较器的全并行模数转换器，将该输入电压信号以及该参考电压信号先通过该采样电路进行采样保持后，再通过该第一、第二压控振荡器转化为频率信号，再将输出电压信号所产生的该第一、第二输出频率信号分别与该参考电压信号所产生的频率信号进行比较，比较后的各个输出信号接到该D触发器，最后该D触发器的输出通过该优先编码器进行编码输出。

该电阻分压电路是由2ⁿ个相等的多晶硅电阻构成电阻阵列，其作用是将该参考电压信号分成2ⁿ-1等分的参考电压，其中n为量化位数。

该第一压控振荡器以及该第二压控振荡器由环形振荡器来实现，其将输入的电压信号转化为频率信号，输入的信号越大，该第一、第二压控振荡器的输出的震荡频率越高，对于该第一、第二压控振荡器只要求其输出频率随着输入的电压信号单调增加。

该D触发器的作用是将该基于压控振荡器的比较器的输出锁存到该D触发器中，由于该电荷泵对该电容的充电和放电需要一定的时间，所以该D触发器的触发时钟与该采样电路的时钟间隔半个时钟周期。

本发明在具体实施的时候，该电阻分压电路的电阻阵列为8个相同的多晶硅电阻，7个该参考电压信号分别连接到7个带复位控制的该基于压控振荡器的比较器的负端输入，该输入电压信号通过该采样电路接到7个该基于压控振荡器的比较器的正端，该基于压控振荡器的比较器的输出结果通过7个该D触发器接到该优先编码器当中进行编码后输出。

本发明的有益效果为：本发明提出的基于压控振荡器的比较器的全并行性模数转化器并不是直接比较输入电压信号和参考电压信号来量化的，而是将输入电压信号和参考电压信号先通过采样电路进行采样保持后，通过压控振荡器转化为频率信号，再将输出电压信号所产生的频率信号分别与参考电压信号所产生的频率信号进行比较，比较后的各个输出信号接到D触发器，最后D触发器的输出通过优先编码器进行编码输出。因为压控振荡器的输出频率信号可以利用数字电路进行处理，故具有较好的抗噪声能力，由于鉴频器和电荷泵输出的比较结果只能取高电平或者低电平，故输出的亚稳态得到较好的控制，量化的输出结果可靠度高。

附图说明

图1是基于压控振荡器的比较器的全并行模数转换器系统框图。