[发明专利]像素时钟脉冲产生电路与方法

说明书

技术领域

本发明是关于像素时钟脉冲产生电路与方法，尤其是关于利用芯片内部的参考时钟脉冲来产生像素时钟脉冲的电路与方法。

背景技术

请参阅图1，其为先前技术将高速影像接口（DisplayPort）的影像讯号转换为视频图形数组（Video Graphics Array,VGA）的影像讯号的电路图。高速影像接口的影像讯号经由时钟脉冲数据回复（clock data recovery,CDR）电路110处理后产生链接时钟脉冲（link clock），译码器120藉由参考链接时钟脉冲将高速影像接口的影像讯号译码，产生数据讯号。数据讯号包含影像讯号所携带的影像数据（例如RGB或YUV格式的影像数据）、控制讯号及其他的特征讯号。时钟脉冲产生电路130用于产生一个稳定的像素时钟脉冲，格式产生电路140依据像素时钟脉冲将影像数据转换为符合视频图形数组格式的影像讯号，也就是将原本属于链接时钟脉冲时域的影像讯号转换为属于像素时钟脉冲时域的影像讯号。之后视频图形数组格式的影像讯号经由数字模拟转换器（Digital-to-Analog Converter,DAC）150转换后产生模拟格式的影像讯号以及经由水平/垂直同步信号产生电路160的处理后产生水平同步讯号Hsync以及垂直同步信号Vsync。

像素时钟脉冲的准确度攸关格式产生电路140所产生的视频图形数组的影像讯号是否正确。依据DisplayPort1.2a标准的规范，译码器120所产生的讯号中包含Mvid及Nvid等特征讯号，此特征讯号可以用来推算像素时钟脉冲的频率：

f_pixelCLK=f_linkCLK×(Mvid/Nvid)         方程式(1)

其中f_pixelCLK代表像素时钟脉冲的频率，f_linkCLK代表链接时钟脉冲的频率。请参阅图2，其为图1所示的时钟脉冲产生电路130的功能方块图。时钟脉冲产生电路130包含参考时钟脉冲产生器131、非整数频率合成电路136及频率设定电路137，其中非整数频率合成电路136及频率设定电路137位于影像格式转换芯片中，而参考时钟脉冲产生器131则位于影像格式转换芯片所设置的电路板上。参考时钟脉冲产生器131通常为石英晶体振荡器（crystal oscillator），能产生频率相当准确的参考时钟脉冲，非整数频率合成电路136依据参考时钟脉冲以及频率设定电路137的设定值，来产生所需的像素时钟脉冲。例如参考时钟脉冲的频率为25MHz时，将设定值设定为4.32，则非整数频率合成电路136产生的像素时钟脉冲的频率为25M*4.32=108MHz（对应视频图形数组的影像讯号的分辨率1280*960@60Hz）；如果将设定值设定为4.76，则非整数频率合成电路136产生的像素时钟脉冲的频率为25M*4.76=119MHz（对应视频图形数组的影像讯号的分辨率1680*1050@60Hz）。频率设定电路137的设定值可以依据参考时钟脉冲的频率以及前述方程式(1)所得的像素时钟脉冲的频率来推算。

然而上述的实施方式有其缺点，设置于电路板上的参考时钟脉冲产生器不仅增加整体电路的成本，而且石英振荡器的体积大，不利于力求轻薄短小的电子装置的设计；再者，在电路板上设置参考时钟脉冲产生器将占用电路板的面积，而且电路板上的走线也容易产生电磁干扰。另一方面，新的DisplayPort1.2标准的规范支持多重串流（Multi-Stream Transport,MST）显示技术，使得特征讯号Mvid及Nvid不能再被参考，因此无法得知像素时钟脉冲的频率。鉴于上述的缺点，本发明提出不同的解决方法。

发明内容

鉴于先前技术的不足，本发明的一目的在于提供一种像素时钟脉冲产生电路与方法，芯片在不接收外部参考时钟脉冲的情况下，在芯片内部自行产生准确的像素时钟脉冲，因此电路版上毋需设置额外的石英晶体振荡器，以减少电路板的面积及成本，并且降低因电路板上的绕线而引起的电磁干扰。

本发明公开了一种像素时钟脉冲产生电路，包含：一参考时钟脉冲产生电路，用来产生一参考时钟脉冲；一图像处理电路，用来处理一第一格式的影像讯号以产生一控制讯号；以及一时钟脉冲调整电路，耦接该参考时钟脉冲产生电路及该图像处理电路，用来依据该参考时钟脉冲及该控制讯号产生一像素时钟脉冲，该像素时钟脉冲可用来产生一第二格式的影像讯号；其中，该控制讯号实质上具周期性，且其频率与该第二格式的影像讯号的一同步讯号的频率呈比例关系。