[发明专利]一种基于框架的小间距多器件SMT封装件及其制作工艺

说明书

 

技术领域

本发明属于集成电路封装技术领域，具体是一种基于框架的小间距多器件SMT封装件及其制作工艺。

 

背景技术

电子电路表面组装技术（Surface Mount Technology，SMT），称为表面贴装或表面安装技术。它是一种将无引脚或短引线表面组装元器件（简称SMC/SMD，中文称片状元器件）安装在印制电路板（Printed Circuit Board，PCB）的表面或其它基板的表面上，通过回流焊或浸焊等方法加以焊接组装的电路装连技术。

　　组装密度高、电子产品体积小、重量轻，贴片元件的体积和重量只有传统插装元件的1/10左右，一般采用SMT之后，电子产品体积缩小40%~60%，重量减轻60%~80%；可靠性高、抗震能力强；焊点缺陷率低；高频特性好；减少了电磁和射频干扰；易于实现自动化，提高生产效率；降低成本达30%~50%，节省材料、能源、设备、人力、时间等。

QFN（四面扁平无引脚封装）及DFN（双扁平无引脚封装）封装是在近几年随着通讯及便携式小型数码电子产品的产生(数码相机、手机、PC、MP3)而发展起来的、适用于高频、宽带、低噪声、高导热、小体积，高速度等电性要求的中小规模集成电路的封装。我们知道QFN/DFN封装有效地利用了引线脚的封装空间，从而大幅度地提高了封装效率。

而随着电子产品功能日趋更加完整，所采用的集成电路(IC）已

无穿孔元件，特别是大规模、高集成IC，不得不采用表面贴片元件。而随着产品批量化，生产自动化，厂方要以低成本高产量，出产优质产品以迎合顾客需求及加强市场竞争力。由于技术各种限制，目前SMT技术只用于基板类封装产品，我司现使用一种新的生产方法，使得框架产品实现小间距的多器件SMT封装技术,即在框架上连接电感、电阻、电容、封装成品等器件的基础上,以往SMT产品由于要避免短路,间距均在0.5mm~1.0mm左右,但是随着电子技术的不断发展，电子产品越趋向体积更小，I/O更多，为终端客户提供更多I/O更小体积的电子产品，本专利使用小间距的特殊工艺，能够实现在保证电路完整性的技术上实现I/O更多，体积更小的多器件SMT封装件.

发明内容

就上述现有技术存在的问题，本发明提供了一种基于框架的小间距多器件SMT封装件及其制作工艺，具有能有效缩小体积，减轻重量并提高封装件可靠性，抗震能力强，焊点缺陷率低的优点。

一种基于框架的小间距多器件SMT封装件主要由引线框架，绝缘胶，芯片，键合线，电感、电阻、电容和封装成品，塑封体组成。所述引线框架通过绝缘胶与芯片连接，引线框架与电感、电阻、电容和封装成品通过电感、电阻、电容和封装成品的引脚连接，所述键合线直接连接芯片和引线框架，塑封体包围了引线框架、绝缘胶、芯片、键合线、电感, 电感、电阻、电容和封装成品并构成了电路的整体，塑封体对芯片和键合线起到了支撑和保护作用，芯片、键合线、电感、电阻、电容和封装成品、引线框架构成了电路的电源和信号通道。所述该封装件应用于间距在0.3mm~0.5mm的SMT产品。

一种基于框架的小间距多器件SMT封装件的制作工艺的流程：电感、电阻、电容和封装成品的引脚沾锡→晶圆减薄→划片→上芯（粘片）→压焊→塑封→后固化→锡化→ 打印→产品分离→检验→包装→入库。

 

附图说明

 图1引线框架剖面图；

图2粘接电感、电阻、电容和封装成品后产品剖面图；

图3上芯后产品剖面图；

图4压焊后产品剖面图；

图5塑封后产品剖面图；

图6产品成品剖面图；

图7为间距在0.5mm~1.0mm的STM产品；

图8为间距在0.3mm~0.5mm的SMT产品。

图中，1为引线框架，2为绝缘胶，3为芯片，4为键合线，5为电感、电阻、电容和封装成品，6为塑封体。

 

具体实施方式

    下面结合附图对本发明做进一步的说明。