[发明专利]一种用于分布式控制器光纤通信协议及其实现装置在审
| 申请号: | 201310524514.2 | 申请日: | 2013-10-30 |
| 公开(公告)号: | CN104598414A | 公开(公告)日: | 2015-05-06 |
| 发明(设计)人: | 王首浩;王怀侠;仲悦;何宇昂 | 申请(专利权)人: | 北京精密机电控制设备研究所;中国运载火箭技术研究院 |
| 主分类号: | G06F13/38 | 分类号: | G06F13/38;G06F13/42 |
| 代理公司: | 核工业专利中心 11007 | 代理人: | 高尚梅 |
| 地址: | 100076 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 用于 分布式 控制器 光纤 通信协议 及其 实现 装置 | ||
1.一种用于分布式控制器光纤通信协议,其特征在于:
消息队列由S1、S2……Sn节点数据帧和M节点指令帧组成;
每个指令周期由M节点发起,M节点将各S节点信息形成指令帧信号写入M指令帧站队区,并向S1节点发出;
S1节点检测到指令帧信号后,将指令帧存入M指令帧站队区,并向下一个S节点转发指令帧,以此类推,Sn节点将指令帧发送给M节点并覆盖M指令帧站队区;
对于S1节点,数据帧直接向下一节点传送;对于Sn(n≥2)节点,接收上一节点数据帧和本节点数据帧,形成一个新的消息队列向下一节点传输;以此类推,Sn节点的消息队列包含所有S节点的数据帧向M节点传输;
M节点检测到数据帧信号后,将数据帧写入消息队列的各节点数据帧站队区,与之前接收并覆盖的指令帧形成一个完整的消息队列。
2.一种权利要求1所述光纤通信协议的实现装置,其特征在于:包括CPU读写接口、GTP接收端口、GTP发送端口、消息队列检阅区、接收数据FIFO、发送数据FIFO、CPU端口状态机、接收端口状态机、发送端口状态机、以及地址切换开关;
CPU读写接口:提供CPU双向数据接口,输入CPU中断信号,输出CPU读写逻辑;
GTP接收端口:输入接收总线串行数据,输出并行接收数据1、GTP按收控制逻辑;
GTP发送端口:接收并行发送数据2、GTP发送控制逻辑;输出发送总线串行数据;
消息队列检阅区:输入CPU数据、CPU读写逻辑、并行接收数据2、装置读写地址、逻辑;输出并行发送数据1;消息队列检阅区用于存取消息队列,由S1、S2……Sn节点数据帧和M节点指令帧组成,各帧在队列中的位置约定统一,对于M节点,使用整块消息队列检阅区,对于Sn节点,使用M指令帧站队区和S1~Sn数据帧站队区;
接收数据FIFO:输入并行接收数据1、GTP接收控制逻辑、RXFIFO控制逻辑;输出并行接收数据2;
发送数据FIFO:输入并行发送数据1、TXFIFO控制逻辑;输出并行发送数据2、GTP发送控制逻辑;
CPU端口状态机:输入CPU读写逻辑,输出CPU写RAM完成信号;当检测到CPU写RAM时,对数据字进行计数,当计数溢出时,产生CPU写RAM完成信号;
对于M节点,CPU只向消息队列中写入指令帧,对于S节点,CPU只向消息队列中写入数据帧;
接收端口状态机:输入GTP接收控制逻辑、读RAM完成信号、CPU写RAM完成信号;输出CPU中断信号,接收数据写地址、逻辑,指令或数据写RAM完成信号,输入输出RXFIFO控制逻辑;
对于M节点:有接收指令和接收数据两种大状态,接收指令完成后,不产生CPU中断信号;接收数据完成后,产生CPU中断信号,通知DSP读取消息队列中各子控制器的数据及返回指令;
对于S1节点:只有接收指令一种状态,接收指令完成后,产生CPU中断信号,通知CPU读取指令,产生指令写RAM完成信号,通知发送端口状态机向下一节点转发指令;
对于S2~Sn节点:有接收指令和接收数据两种大状态;接收指令完成后,产生CPU中断信号,通知CPU读取指令,产生指令写RAM完成信号,通知发送端口状态机向下一节点转发指令;接收数据完成后,如果检测到本节点CPU写RAM信号有效,产生数据写RAM完成信号,通知发送端口状态机向下一节点转发数据;
发送端口状态机:输入数据或指令写RAM完成信号;输出发送数据读地址、逻辑,TXFIFO控制逻辑,读RAM完成信号;
对于M节点:只有发送指令一种大状态,GTP端口发送状态机将消息队列检阅区中的指令帧写入TXFIFO,向接收端口状态机产生读RAM完成信号;
对于S1节点:有发送数据和转发指令两种大状态;所述发送数据只包括本节点数据;当检测到接收端口状态机输出的数据或指令写RAM完成信号有效时,将消息队列检阅区中的数据帧或指令帧写入TXFIFO,并产生读RAM完成信号;
对于S2-Sn节点:有发送数据和转发指令两种大状态;所述发送数据包括本节点数据和转发上一节点数据;当检测到接收端口状态机向输出的指令写RAM完成信号后,将消息队列检阅区中的指令帧写入TXFIFO,并产生写RAM完成信号;当接收上一节点数据帧完成,并检测到本节点CPU写数据完成,将消息队列检阅区中的数据帧写入TXFIFO,并产生写RAM完成信号;
地址切换开关:输入数据或指令写RAM完成信号、读RAM完成信号、接收数据写地址、逻辑、发送数据读地址、逻辑;输出装置读写地址、逻辑;
初始化时,装置读写地址、逻辑由接收端口状态机使用,当接收端口状态机产生数据或指令写RAM完成信号时,装置读写地址、逻辑交给发送端口状态机使用,当产生读RAM完成信号时,再将装置读写地址、逻辑交给接收端口状态机,如此往复。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京精密机电控制设备研究所;中国运载火箭技术研究院,未经北京精密机电控制设备研究所;中国运载火箭技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310524514.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种信息处理方法及电子设备
- 下一篇:多路数据管理电路及方法





