[发明专利]逆流式管道处理器

说明书

技术领域

本发明涉及电子信息领域，尤其涉及一种逆流式管道处理器。

发明背景

处理器目前的趋势是利用指令级并行，以提供最大的速度，既要隐藏内存访问延迟操作，如长，在一次执行多个指令。目前，这样做的主要机制是一个彻头彻尾的序超标量处理器。这种方法通常使用重命名寄存器，保留站，并重新排序缓冲区隐藏延迟，因此，往往依靠多缓慢，区域密集和昂贵的内容寻址存储器。此外，这样的方法需要在整个芯片上的各种结构之间的精确的全局时序和全球通信。这些限制可能会成为问题，因为技术的进步，以更高和更高的时钟速率。事实上，它最终将成为发送信号的电路小片从一个侧面在一个单一的时钟周期的其他物理上是不可能的。

逆流处理器提供有竞争力的替代超标方法。逆流处理器使用高度本地化的通信解决调度问题和分辨率的数据依赖关系。

基本逆流处理器包括两个彼此在相反的方向流动的管道。一个流水线从获取或派遣单位的指示进行。其他的管道进行先前执行的指令分派单元向下朝的操作数或结果。作为一个指令和操作数通，他们“考察”对方。指令将检查结果管道中存储的操作数，看是否有需要的任何值。如果是这样，该指令需要的操作数，并进行沿则进入等待执行的指令流水线。同时，结果管道中的操作数检查指令的目的地，如果该指令将更新它们的值。如果发生这种情况，操作数的旧副本的结果，他们自己无效。

如果指令到达其相应的执行单元发射阶段，其操作数，它将被发送到执行侧面板。但是，如果没有收到这个阶段的操作数，它必须熄火，可能拖延的指令后，它在管道。一旦已发送的指令执行，进行了管道。执行侧面板的时钟以同样的速度作为自己的指示。因此，作为启动指令，指令的值总是在同一个舞台。当达到相关收复阶段的计算结果被加载到指令。唯一的例外是执行单元的情况下，具有可变等待时间，诸如存储器执行单元。在这种情况下，如果结果还没有被计算，则该指令具有失速在恢复阶段，直到结果准备好。

在任何点的指令后，检索的结果，从执行单元，它可以监控管道的结果为一个开放的槽。一个槽被认为是空的，如果它是由先前的指令无效，那简直是空的，因为它已经没有什么充满了尚未。当发现一个开放的槽，其结果是向下发送的结果管道。一旦结果被放置在管道中，指令将不会再次发送结果。

本地交换信息和简单的设计逆流管道的设计支持更长的管道和提高处理器的吞吐量。允许指令退休秩序，消除精确中断的可能性。为了解决这个问题雅尼克等。描述了使用结合VRP的一个排序缓冲器（ROB）。在寄存器变量的地方，所有的数据值有一个的ROB标签与已产生或将产生的值，该值指示该指令。每个数据值还包括一个有效位指示的结果是否已经生成。这些标签是存储在寄存器文件中。白俄罗斯共和国也使得从错误预测转移更容易恢复。

问题的根本与VRP做法是允许指令流水线来搪塞，并能迅速堵塞指令流。此外，VRP的体系结构中，类似上述的CFP处理器架构，被限制只启动每个时钟周期一条指令。所需要的是一种架构，可提供CFP处理器和VRP的好处，但它可防止或减少指令失速。此外，所需要的是一种系统和方法，用于扩展这些逆流体系结构，例如，每个时钟周期可以发射多于一个的指令。

发明内容

根据本发明的一个方面，所描述的是内的逆流管线处理器执行指令的系统和方法。逆流流水线处理器包括一个指令流水线中的数据管道，排序缓冲器和多个执行单元。到指令流水线以及判定的指令和一个或多个操作数的问题是由在执行单元的一个指令是否是做好执行准备的。如果是这样的话，操作数被加载到执行单元，该指令的执行。执行单元监测结果，当结果到达时，它被存储到结果管道。如果指令进入的管道的端部，不执行它绕和向下发送指令流水线。

根据本发明的另一个方面，所描述的是一个处理器和一个计算机系统使用的处理器。该处理器包括一个指令流水线，具有多级的，具有多个阶段的结果管道，连接到一个执行单元的指令流水线，结果管道和一个排序缓冲器。排序缓冲器提供指令和操作数的指令流水线，并接收从管道的结果。指令流水线，结果管道环绕创建计数器旋转队列重新排序缓冲区。执行单元包含一个操作数的输入和结果输出，其特征在于，所述操作数的输入端接收一个操作数是指令流水线。执行单元发送结果到结果输出为一个函数的操作数由操作数输入接收。