[发明专利]半导体器件及其制造方法

说明书

提供了半导体器件及其制造方法。所述半导体器件包括：设置在衬底内的沟槽，所述沟槽包括宽度比下沟槽部宽的上沟槽部；设置在沟槽中的栅极；设置在沟槽中的栅极上方的层间绝缘层图案；设置在衬底内并且与上沟槽部的侧壁接触的源极区；设置在衬底中的源极区下方的本体区；以及设置在本体区上方并且填充有导电材料的接触沟槽。

技术领域

以下描述涉及半导体器件，并且涉及例如具有上宽度比下宽度宽的沟槽的半导体器件，以及所述半导体器件的制造方法。

背景技术

金属氧化物半导体场效应晶体管（MOSFET）是半导体行业中公知的一种半导体器件。

一种MOSFET是垂直导电沟槽MOSFET。

图1是示出MOSFET的截面图的示意图。

参见图1，MOSFET10包括沟槽17。每个沟槽17均包括通过栅极绝缘层19与本体区15绝缘的多晶硅栅极21。

源极区23接触每个沟槽17的侧表面。栅极绝缘层19将栅极21与金属层30绝缘。半导体衬底11形成MOSFET10的漏极。

仍参见图1，附图标记A表示沟槽宽度，B表示接触开口，以及C表示沟槽与接触开口之间的间隙。当MOSFET10在导通状态下偏置时，电流在源极区23与半导体衬底11之间垂直流动。在导通状态下，MOSFET10的电流能力和漏极与源极之间的导通电阻Rds_on成反比。因此，为了提高MOSFET10的电流能力，必须降低导通电阻Rds_on。

降低MOSFET10的导通电阻的方法之一是增加沟槽17的密度，也就是说，需要增加每单位面积的沟槽数目。这可以通过减少单元间距（cell pitch）来实现。

然而，MOSFET的单元间距可以被减少的程度受限于MOSFET单元的某些特征以及用于制造MOSFET的过程。

在MOSFET中，源极区通常形成在与沟槽成水平方向的半导体衬底上，以降低导通电阻。这限制了每单位面积的MOSFET单元的密度。

为了降低MOSFET的导通电阻，期望增加每单位面积的沟槽数目。然而，需要在沟槽与半导体衬底的表面上的接触开口之间设置间隙的过程，以在与沟槽成水平方向的半导体衬底上形成源极区。因此，存在对沟槽间隙可以被减小的程度的限制，这进一步限制了MOSFET的导通电阻可以被降低的程度。

发明内容

在一个一般方面中，提供了一种半导体器件，包括：设置在衬底的外延层内的沟槽，所述沟槽具有宽度比下沟槽部宽的上沟槽部；设置在沟槽的内表面上的栅极绝缘层；设置在沟槽内的栅极；设置在包括栅极的沟槽内的在栅极绝缘层上的层间绝缘层图案；设置在衬底内并且与沟槽的上沟槽部的侧壁接触的源极区；设置在衬底的外延层内的本体区；填充有金属的接触沟槽，所述接触沟槽使得源极区和本体区彼此接触；以及形成在接触沟槽之下的杂质区，所述杂质区具有与本体区相同类型的杂质并且具有比本体区高的杂质浓度。

源极区的下表面可以形成为比接触沟槽的下表面低。

栅极的上表面可以与接触沟槽的下表面齐平或者高于接触沟槽的下表面。

从衬底的上表面到接触沟槽的下表面的深度可以为从衬底的上表面到下沟槽部的下表面的深度的一半。

栅极的上表面可以与接触沟槽的下表面齐平或者低于接触沟槽的下表面。

层间绝缘层图案可以包括BPSG（硼磷硅酸盐玻璃）膜、HLD（树脂性氯丁胶）氧化物或其组合。