[发明专利]一种存储器装置及其制造方法

权利要求书

1.一种存储器装置，包括：

一存储单元阵列，位于一阵列层级晶粒中，该存储单元阵列包括多个子阵列，每个子阵列耦接至对应的数据线；

多个页面缓冲器，在这些子阵列中用于对应的子阵列，这些页面缓冲器是位于一页面缓冲器层级晶粒中；以及

多个晶粒间的连接部，将位于该页面缓冲器层级晶粒中的这些页面缓冲器电性耦接至位于该阵列层级晶粒中的对应的子阵列的这些数据线。

2.根据权利要求1所述的存储器装置，更包括一阵列页面宽度总线，该阵列页面宽度总线位于该页面缓冲器层级晶粒中，其中该页面缓冲器层级晶粒包括一数目P的页面缓冲器，该页面缓冲器具有对应的子阵列页面宽度，用于对应的子阵列，在该页面缓冲器层级晶粒中，每该子阵列耦接至该阵列页面宽度总线的P个子阵列页面宽度段所对应的其中之一。

3.根据权利要求1所述的存储器装置，其中这些子阵列是位于该阵列层级晶粒的各个位置中的多个子阵列区域之内，且连接于该页面缓冲器层级晶粒中的这些页面缓冲器的这些晶粒间的连接部，被连接至位于该相对应的子阵列的这些子阵列区域之内的数据线。

4.根据权利要求1所述的存储器装置，更包括多个开关，这些开关位于这些子阵列中，用于选择性地将这些子阵列中的位线连接至这些子阵列中的数据线。

5.根据权利要求1所述的存储器装置，其中位于该子阵列中的位线被连接至这些子阵列中的数据线。

6.根据权利要求1所述的存储器装置，更包括周边电路及多个接触焊垫，位于该页面缓冲器层级晶粒中。

7.根据权利要求1所述的存储器装置，更包括周边电路及多个接触焊垫，位于一周边电路层级晶粒中。

8.根据权利要求1所述的存储器装置，更包括一地址译码器，位于该阵列层级晶粒中。

9.根据权利要求8所述的存储器装置，其中这些存储单元与该地址译码器是通过使用薄膜晶体管而形成。

10.根据权利要求1所述的存储器装置，更包括一地址译码器，位于该页面缓冲器层级晶粒中。

11.根据权利要求1所述的存储器装置，更包括一第三层级晶粒，及多个晶粒间的连接部，这些晶粒间的连接部将该页面缓冲器层级晶粒中的这些页面缓冲器电性耦接至该第三层级晶粒中的电路。

12.根据权利要求11所述的存储器装置，其中该第三层级晶粒中的电路包括一控制器、一易失性存储器单元或一通用处理器。

13.根据权利要求11所述的存储器装置，其中该第三层级晶粒中的该电路用于执行一个或多个错误码校正功能。

14.根据权利要求1所述的存储器装置，其中两个以上的这些子存储单元阵列是具体形成为一独立磁盘冗余储存阵列。

15.根据权利要求1所述的存储器装置，其中该存储单元阵列包括多个三维垂直栅极与非门存储单元或多个三维垂直通道与非门存储单元。

16.根据权利要求1所述的存储器装置，其中这些晶粒间的连接部包括多个硅通孔。

17.一种存储器装置的制造方法，包括：

在一阵列层级晶粒中形成一存储单元阵列，该存储单元阵列包括多个子阵列，每该子阵列耦接至对应的数据线；

形成多个页面缓冲器，用于这些子阵列中的对应的子阵列，这些页面缓冲器是位于一页面缓冲器层级晶粒中；以及

形成多个晶粒间的连接部，这些晶粒间的连接部将位于该页面缓冲器层级晶粒中的这些页面缓冲器电性，耦接至位于该阵列层级晶粒中对应这些子阵列的数据线。

18.根据权利要求17所述的方法，更包括：在该页面缓冲器层级晶粒中形成一阵列页面宽度总线，其中该页面缓冲器层级晶粒包括一数目P的页面缓冲器，其具有对应的子阵列页面宽度用于对应的子阵列，在该页面缓冲器层级晶粒中，每该子阵列耦接至该阵列页面宽度总线的P个子阵列页面宽度段所对应的其中之一。

19.根据权利要求17所述的方法，其中这些子阵列中是位于该阵列层级晶粒中的各个位置中的多个子阵列区域之内，且连接于该页面缓冲器层级晶粒中的这些页面缓冲器的这些晶粒间的连接部，被连接至位于该相对应的子阵列的这些子阵列区域之内的位置的这些数据线。

20.根据权利要求17所述的方法，其中这些子阵列包括多个开关，用于选择性地将这些子阵列中的位线连接至这些子阵列中的这些数据线。