[发明专利]采用限缓冲区处理的世界和屏幕空间管线间基元重新排序

说明书

相关申请的交叉引用

本申请要求于2012年10月26日所提交的序列号为61/719,271的、标题为“An approach for Tiled Caching”的美国临时专利申请的优先权，本文通过援引的方式对该相关申请的主题加以合并。

技术领域

本发明的实施例总地涉及图形处理，并且，更具体地，涉及采用限缓冲区（buffer limited）处理的世界空间和屏幕空间管线之间的基元重新排序。

背景技术

一些用于渲染图形图像的图形子系统实现拼接架构（tiling architecture），在该情况下诸如帧缓冲区的一个或多个渲染目标被分成称为像素块（tile）的屏幕空间分区。在这类拼接架构中，图形子系统重新布置工作使得与任何特定像素块相关联的工作留在片上高速缓存中的时间比采用未以该方式重新布置工作的架构的更长。该重新布置与非拼接架构相比有助于改进存储器带宽。

典型地，随着图像的渲染的进展，渲染目标集随时间改变。例如，第一遍可使用渲染目标的第一配置来部分地渲染图像。第二遍可使用渲染目标的第二配置来进一步渲染图像。第三遍可使用第三渲染目标集来完成图像的最终渲染。在渲染过程期间，计算机图形子系统可使用任何数目的不同渲染目标配置以渲染最终图像。

对于每个渲染目标配置，首先在世界空间管线中处理图形对象。世界空间管线创建与图形对象相关联的图形基元。由世界空间管线创建和传送图形基元而不考虑由渲染目标所表示的屏幕表面中的图形基元的位置。图形子系统将图形基元重新布置到像素块次序中，其中每个像素块表示屏幕表面的一部分。经重新布置的图形基元随后由屏幕空间管线所处理，同时维持应用编程接口（API）次序。

虽然被分配用于存储像素块的存储器一般设计为针对给定的渲染目标配置来保持所有所需的图形基元，但某些条件可使该像素块存储器耗尽空间。例如，诸如当一个或多个图形对象被细微地曲面细分（tessellate）时，特定像素块可包括大量很小的基元。在这种情况下，在整个图像在世界空间管线中被处理之前拼接存储器可填满图形基元。另外，与图形基元相关联的其他数据，诸如顶点属性数据，可存储在通用高速缓存中。在某些情况下，高速缓存可填满顶点属性数据或与图形基元相关联的其他数据，这使图形基元被从拼接存储器中逐出并且使顶点数据或与图形基元相关联的其他数据被从高速缓存中逐出。这类被逐出的数据可被写到帧缓冲区存储器并在稍后被检索。

上文的方法的一个缺点是帧缓冲区存储器一般是片外的；然而，拼接存储器和高速缓存存储器一般是片上的。片外存储器访问典型地消耗更多功率并花费更长时间来完成。这类增加的功耗可导致电池寿命缩短，尤其是针对位于移动设备中的图形子系统。另外，随着对帧缓冲区存储器的片外访问的增加，渲染时间增加，这导致较低的图形性能并且视觉体验变差。

如前述内容示出的，本领域所需要的是用于减少在采用拼接架构的图形子系统中所访问的片外存储器的技术。

发明内容

本发明的一个实施例阐述用于当渲染图像时处理与一个或多个高速缓存像素块相关联的图形基元的方法。方法包括从图形处理管线的第一部分接收与第一渲染目标配置相关联的图形基元集，并将图形基元集存储在第一存储器中。方法进一步包括检测指示图形基元集准备好用于处理的条件，并选择与图形基元集中的至少一个图形基元相交的高速缓存像素块。方法进一步包括将与高速缓存像素块相交的、图形基元集中的至少一个图形基元传送到图形处理管线的第二部分用于处理。

其他实施例包括但不限于计算机可读介质，其包括指令，该指令使处理单元能够实现所公开的方法的一个或多个方面。其他实施例包括但不限于包括配置为实现所公开的方法的一个或多个方面的处理单元的子系统以及配置为实现所公开的方法的一个或多个方面的计算设备。

所公开的方法的一个优点是在高速缓存像素块渲染期间图形基元和相关联的数据更可能保持存储在片上，从而减少功耗并改进渲染性能。

附图说明

因此，可以详细地理解本发明的上述特征，并且可以参考实施例得到对如上面所简要概括的本发明的更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了本发明的典型实施例，因此不应被认为是对其范围的限制，本发明可以具有其他等效的实施例。

图1是示出了配置为实现本发明的一个或多个方面的计算机系统的框图；

图2是根据本发明的一个实施例的、包括在图1的并行处理子系统中的并行处理单元的框图；