[发明专利]一种基于FPGA实现图像转置的方法

说明书

技术领域

本发明涉及一种图像转置的方法，尤其是涉及一种基于FPGA硬件实现图像转置的方法。

背景技术

目前，视频图像从横屏到竖屏旋转处理在许多领域有着广泛应用，并且在视频图像处理领域中，已经有了很多实现图像转置的方法，但是大多方法是采用软件来实现的，在某些实时性要求较高的场合下，这些基于软件的视频图像转置处理的速度难以满足实时性的要求。

例如，请参见图1，现有技术中对视频图像旋转采用数字信号处理器DSP架构，由DSP和片外静态存储器SRAM一同完成视频图像旋转工作，基于DSP实现视频图像旋转架构。视频源输入数据交替缓存在两个静态存储器SRAM1和SRAM2中，当某一帧图像缓存好后，DSP从相应的存储器中读取数据并进行相应处理，同时视频源输入数据缓存到另一块静态存储器中，如此循环操作（乒乓操作）。在DSP中采用最邻近差值算法作为图像旋转算法，并且对算法进行优化，使其运算时间减少。这种方法的问题在于：图像旋转的运算量很大，占用时间较长，如果在DSP中运行多任务系统时，其实时性欠佳，而且同等容量的静态存储器（SRAM）比动态存储器（DRAM）成本高很多。

还有一种方法，请参见图2，对视频图像旋转采用可编程逻辑器件FPGA架构，由FPGA和片外动态随机存储器一同完成视频图像旋转工作，基于FPGA实现视频图像旋转架构。在FPGA内部采用一种可编程片上系统SOPC，在SOPC系统中包含一个嵌入式处理器内核，负责图像旋转的算法实现，SOPC系统中的存储器控制器用于控制片外动态存储器，以实现数据的缓存。视频源输入数据由SOPC系统的存储器控制器控制缓存到片外存储器中，嵌入式处理器实现视频图像旋转的CORDIC算法，并控制数据流输出到后续处理模块或显示模块。这种方法采用SOPC系统可以简化系统复杂度，但是其缺点在于：视频图像旋转的CORDIC算法运算大，采用嵌入式处理器来处理此算法，软件耗时周期长，实时性不强。

为了解决现有技术中普遍存在的“实时性”差的技术问题，实有必要发明一种基于FPGA硬件实现图像转置的方法，并且能够满足实时性要求较高场合下的需求。

发明内容

本发明的基于FPGA实现图像转置的方法是一种基于FPGA硬件实现图像转置的方法，解决了现有技术中普遍存在的“实时性”差的技术问题，特别能够满足多任务处理条件下，实时性要求仍然较高的需求。

为了实现上述目的，本发明的基于FPGA实现图像转置的方法是这样的：

一种基于FPGA实现图像转置的方法；其包括如下步骤：

步骤A：将输入的视频源数据预处理为YCBCR4:2:2格式；

步骤B：将YCBCR4:2:2图像数据逐行顺序存储到第一缓存区；

步骤C：将第一缓存区的图像数据转存到第二缓存区；

步骤D：将第二缓存区的图像数据进行YCBCR4:2:2格式到YCBCR4:4:4格式的处理；

步骤E：将YCBCR4:4:4格式的图像数据转换成RGB格式输出至显示器显示。

作为优选实施方式，所述步骤C的转存方法为，

步骤C1：将第一缓存区的图像数据，从第1列最后1行的像素开始以N列为一组逐行读取，写入到第二缓存区第1至N行并且逐列写入；步骤C2：重复步骤C1，将第一缓存区中第N+1列至最后1列的图像数据，分别对应写入到第二缓存区第N+1行至最后1行。

作为优选实施方式，所述第二缓存区分为两个缓存空间，用以乒乓操作。

作为优选实施方式，所述步骤D中YCBCR4:2:2格式到YCBCR4:4:4格式的处理，是为奇数行增加CR数据，所述奇数行的CR数据为上下一行的CR数据的均值。

作为优选实施方式，所述步骤D中YCBCR4:2:2格式到YCBCR4:4:4格式的处理，是为偶数行增加CB数据，所述偶数行的CB数据为上下一行的CB数据的均值。

作为优选实施方式，如果图像的总行数是偶数，所述第一行的CR数据由第二行的CR数据值替换；如果图像的总行数是奇数，所述第一行的CR数据由第二行的CR数据值替换，所述最后一行的CR数据由倒数二行的CR数据值替换。

作为优选实施方式，如果图像的总行数是偶数，所述最后一行的CB数据由倒数二行的CB数据值替换。

作为优选实施方式，所述步骤B中的第一缓存区为FPGA片外的动态存储器。

作为优选实施方式，所述动态存储器按地址划分为2个或多个部分