[发明专利]用于等离子体蚀刻腔室的TCCT匹配电路

说明书

优先权要求

本申请要求递交于2012年12月31日且名称为“TCCT Match Circuit for Plasma Etch Chambers”的申请号为61/747,919的美国临时申请的优先权。本申请作为递交于2012年10月23日且名称为“Faraday Shield Having Plasma Density Decoupling Structure Between TCP Coiling Zones”申请号为13/658,652的美国专利申请的部分连续案要求优先权，而该美国专利申请13/658,652作为递交于2011年8月4日且名称为“Internal Faraday Shield Having Distributed Chevron Patterns and Correlated Positioning Relative to External Inner and Outer TCP Coil”申请号为13/198,683的美国专利申请的部分连续案要求优先权，而该申请13/198,683要求递交于2011年4月28日且名称为“Internal Faraday Shield Having Distributed Chevron Patterns and Correlated Positioning Relative to External Inner and outer TCP Coil”申请号为61/480,314的美国临时专利申请的优先权。这些申请的全部公开内容为所有目的通过引用合并于本文中。

技术领域

本发明总体涉及半导体制造，并且更特别地涉及用于等离子体蚀刻腔室的TCCT匹配电路。

背景技术

在半导体制造中，蚀刻工艺通常重复地实施。如本领域技术人员所公知的，存在两种类型的蚀刻工艺：湿法蚀刻和干法蚀刻。一种类型的干法蚀刻是使用感应耦合式等离子体蚀刻装置执行的等离子体蚀刻。

等离子体包含各种类型的自由基以及正离子和负离子。各种自由基、正离子和负离子的化学反应用于蚀刻晶片的特征、表面和材料。在蚀刻处理期间，腔室线圈执行与变压器中的初级线圈的功能类似的功能，而等离子体执行与变压器中的次级线圈的功能类似的功能。

现有的变压器耦合电容调谐（TCCT）匹配设计遭遇若干问题，尤其当用于对磁电阻随机存取存储器（MRAM）执行制造工艺时。问题包括有限的TCCT范围、有限的变压器耦合等离子体（TCP）功率、高的线圈电压和线圈电弧放电。结果，电抗器腔室的处理窗会极其有限，意味着不能适应各种配方。如果处理窗之外的配方被迫运行，其可能由于过电压和/或过电流互锁而中止，并且甚至更坏地，会导致TPC线圈的电弧放电以及陶瓷窗和陶瓷十字架（cross）的破坏。此外，当端子电压不太均衡时，由于通过TCP线圈的电容耦合引起的陶瓷窗的溅射效应会随时间而发展。其结果是，颗粒从陶瓷窗溅射出，随后沉积在晶片上，会导致产量损失。该效应会将电抗器的操作寿命限制为例如500RF操作小时。

鉴于上述情况，对于用于等离子体蚀刻腔室的改进的TCCT匹配电路存在需求。

发明内容

公开了一种用于在半导体器件制造期间蚀刻半导体衬底以及形成在半导体衬底上的层的装置。该装置由TCCT匹配电路限定，其控制在其中执行蚀刻的等离子体处理腔室的TCP线圈的操作。

在一个实施例中，提供了一种耦合在RF源和等离子体腔室之间的匹配电路，所述匹配电路包括以下部分：功率输入电路，所述功率输入电路与RF源耦合；内线圈输入电路，其耦合在所述功率输入电路和内线圈的输入端子之间，所述内线圈输入电路包括电感器和与所述电感器串联地耦合的电容器，所述电感器与功率输入电路连接，并且电容器与内线圈的输入端子连接，第一节点限定在功率输入电路和内线圈输入电路之间；内线圈输出电路，其耦合在内线圈的输出端子和地之间，所述内线圈输出电路限定与地的直接贯通连接；外线圈输入电路，其耦合在第一节点和外线圈的输入端子之间；外线圈输出电路，其耦合在外线圈的输出端子和地之间。

在一个实施例中，电容器为具有在大约150pF至大约1500pF之间的值的可变电容器；并且所述电容器具有在大约0.3uH至大约0.5uH之间的值。

在一个实施例中，外线圈输入电路包括第二电容器。

在一个实施例中，第二电容器为具有在大约150pF至大约1500pF之间的额定值的可变电容器。