[发明专利]印刷电路板BVH深度的最小化方法

说明书

技术领域

本发明涉及印刷电路板BVH深度的最小化方法，更具体地说，本发明涉及加工BVH时，将深度(DEPTH)最小化以确保BVH的可靠性，进而确保镀金作业稳定性的印刷电路板BVH深度的最小化方法。

背景技术

目前需求FPCB产品的高功能化，随其形成多层化及盲孔(BVH)。

所述盲孔(BVH)由于使用决定BVH深度的薄胶片(prepreg)和薄覆盖膜(coverlay)，虽然BVH的深度变浅，但不能满足顾客需求的总厚度，反而发生BVH深度变深的问题。

然而，BVH的深度越深越难确保BVH的可靠性，为此大部分的企业如图1所示，进行等离子或除胶渣工艺以确保可靠性。可是，现有的方法由于增加等离子或除胶渣的前处理工艺，具有降低生产性的问题，

在不能满足前处理工艺如等离子或除胶渣工艺，或是在BVH所需求的条件时，如图2所示，在底面没有完全消除污染及树脂(resin)而产生胶渣(smear)，若处理过度时，如图3所示产生孔破(void)不良，使镀金时镀金液不能顺利地浸透而产生不良。

如上所述除了等离子和除胶渣处理以外，由于表面BVH WINDOW尺寸的扩大可以确保纵横比(aspect ratio)，但BVH尺寸扩大时如图4所示，在图案作业中会产生偏位及孔爆裂，因此具有降低生产性及增大不良率的问题。

除此之外，利用其它方法企图确保BVH的可靠性，但继续产生其它不良现象，因此在确保BVH的可靠性方面遭到困难。

先行技术文献

专利文献

(专利文献1)韩国专利局注册专利公报第10-0632557号

发明内容

发明需要解决的技术课题

本发明要解决如上所述的现有问题，本发明的目的是在覆盖膜(Coverlay)的打拔作业中考虑BVH的大小和偏位进行打拔，因此在打拔的覆盖膜(Coverlay)上部层压层间粘着剂(Prepreg)及铜(Copper)时，在形成BVH的部分不存在覆盖膜(Coverlay)，即只在BVH的区域没有覆盖膜(Coverlay)，而在其它区域存在覆盖膜(Coverlay)，由此提供符合总厚度，同时能使BVH的深度最小化的印刷电路板BVH深度的最小化方法。

解决课题的技术方案

本发明为了完成如上所述的目的，以具有如下构成的实施例来实现。

本发明的特征是包含：卷(roll)状态的原材料以一定的大小裁切后形成电路的原材料准备步骤S10；对在所述原材料准备步骤S10准备的原材料的单面或双面层压的覆盖膜进行打拔的覆盖膜打拔步骤S20；将所述覆盖膜打拔步骤S20中打拔的覆盖膜假接及层压在原材料单面或双面的步骤S30；在所述假接及层压覆盖膜的步骤S30中层压的覆盖膜上面层压层间粘着剂(Prepreg)及铜(Copper)的步骤S40；为了形成BVH，将层压的铜(Copper)开窗的铜(Copper)层开窗步骤S50；在所述铜(Copper)层开窗步骤S50中对位于铜(Copper)层的开窗底面的层间粘着剂(Prepreg)进行开窗的步骤S60；对经开窗露出的BVH进行除胶渣处理的除胶渣步骤S70；以及在所述除胶渣步骤S70中完成除胶渣处理后实施镀金的镀金步骤S80。

本发明的所述覆盖膜打拔步骤S20，其特征在于，考量镀金的部分与形成BVH部分的BVH大小和偏位而进行打拔。

本发明的所述覆盖膜打拔步骤S20，其特征在于，利用Laser作业方式、模具打拔方式、BVH之间间隔作业方式对覆盖膜进行打拔。

有益效果

如上所述根据本发明的印刷电路板BVH深度的最小化方法是在覆盖膜(Coverlay)打拔作业中考虑BVH尺寸和偏位而进行打拔，因此在打拔的覆盖膜(Coverlay)上部层压层间粘着剂(Prepreg)及铜(Copper)时，在形成BVH的部分不存在覆盖膜(Coverlay)，即只在BVH的区域没有覆盖膜(Coverlay)，而在其它区域存在覆盖膜(Coverlay)，由此可以规划符合总厚度，同时能使BVH的深度最小化的效果。

另外，本发明是在BVH Depth中排除Coverlay，相对于现有的厚度平均降低20um以上，且Aspect Ratio值也约减小20%相对于现有Aspect Ratio值平均表示在75～85%到55～65%之间，镀金作业时使镀金液顺利地浸透，可以稳定地进行作业，并且BVH Depth降低，具有可以确保可靠性的效果。