[发明专利]监控电子束扫描仪间匹配度的方法

权利要求书

1.一种监控电子束扫描仪间匹配度的方法，用于监测第一电子束扫描仪与第二电子束扫描仪之间的匹配度，包括如下步骤：

a)、在不同枚CMOS晶圆的第一区域分别定义至少一测试单元；其中，所述CMOS晶圆包括多个芯片单元，各所述芯片单元上垂直分布有导电层与介电层，所述介电层中贯通形成有多个连接孔，所述连接孔中填充有金属以越过所述介电层向下连接所述导电层；

b)、在各所述测试单元上分别形成所述导电层、介电层以及多个连接孔阻断缺陷；

c)、所述第一、第二电子束扫描仪分别以正负载模式扫描所述不同枚CMOS晶圆上的测试单元，以检测所述阻断缺陷；

d)、根据对所述阻断缺陷的检测结果计算所述第一电子束扫描仪与第二电子束扫描仪之间的匹配度；

e)、更换所述CMOS晶圆，回到所述步骤a)继续进行。

2.如权利要求1所述的方法，其特征在于，所述芯片单元的导电层至少包括第一N肼区、第二N肼区、第一P肼区与浅沟道隔离区，所述第一、第二N肼区分别具有P型掺杂以分别形成第一、第二PMOS区，所述第一P肼区具有N型掺杂以形成第一NMOS区，各所述第一、第二PMOS区上方介电层中分别贯通形成有第一、第二连接孔，各所述第一NMOS区有源区及相应栅极区上方介电层中分别贯通形成有第三、第四连接孔；

所述步骤b)具体包括：

b1)、依照所述芯片单元的工艺参数，在各所述测试单元的导电层分别形成第三N肼区、第二P肼区与浅沟道隔离区，对所述第三N肼区进行P型掺杂以形成第三PMOS区，对所述第二P肼区进行N型掺杂以形成第二NMOS区；其中，所述工艺参数至少包括关键尺寸；

b2)、在各所述测试单元表面沉积一介电层；

b3)、对各所述第三PMOS区上方介电层刻蚀形成第五连接孔，对各所述浅沟道隔离区上方介电层刻蚀形成第六连接孔，对各所述第二NMOS区有源区及相应栅极区上方介电层分别刻蚀以形成第七、第八连接孔；

b4）、在所述第五、第六、第七和第八连接孔中填充金属；

其中，所述第六连接孔作为所述连接孔阻断缺陷。

3.如权利要求2所述的方法，其特征在于，在所述电子束扫描仪以正负载模式扫描所述芯片单元时，所述第一、第二连接孔呈第一灰度阶，所述第三连接孔呈第二灰度阶，所述第四连接孔呈第三灰度阶；在所述电子束扫描仪以正负载模式扫描所述测试单元时，所述第五连接孔呈所述第一灰度阶，所述第七连接孔呈所述第二灰度阶，所述第六、第八连接孔呈所述第三灰度阶；其中，所述第一灰度阶高于所述第二灰度阶，所述第二灰度阶高于所述第三灰度阶。

4.如权利要求3所述的方法，其特征在于，所述步骤c)具体包括：所述电子束扫描仪以正负载模式扫描所述测试单元上各第六连接孔，若一所述第六连接孔呈所述第三灰度阶，则判断该阻断缺陷被检出，否则，则判断该阻断缺陷未被检出。

5.如权利要求4所述的方法，其特征在于，所述电子束扫描仪的着陆电压为500-1800eV，电流为80-120nA。

6.如权利要求1至5中任一项所述的方法，其特征在于，所述第一区域位于所述CMOS晶圆的切割道上。

7.如权利要求6所述的方法，其特征在于，所述CMOS晶圆为任一在线晶圆，用于制备SRAM器件。