[发明专利]减小负偏压温度不稳定性的CMOS器件制作方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种减小负偏压温度不稳定性(NBTI：Negative Bias Temperature Instability)的CMOS器件制作方法。

背景技术

随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小。由于MOSFET晶体管尺寸的急剧减小，栅氧化层的厚度减小至2nm甚至更薄。在MOS器件按比例缩小尺寸的同时，工作电压并未相应地等比例降低，这使得MOS器件的沟道电场和氧化层电场显著增加，NBTI效应引起的退化日益显著。NBTI，即负偏压温度不稳定性，通常指PMOS管在高温、强场负栅压作用下表现得器件性能退化。电性温度在80-250度的范围内，如图1所示。NBTI退化表现为器件的关态电流（Ioff）增大，阈值电压(Vth)负向漂移，跨导(Gm)和漏电流(Ids)减小等。此外，为了提高晶体管性能，减小栅氧化层的漏电流，在栅氧化层中引入N原子已经成为一种工艺标准，但是，N原子的引入在一定程度上加剧了器件NBTI退化。

在对NBTI退化机理的研究中，普遍认为是SiO2/Si界面发生的Si的悬挂键引起的。在NBTI应力过程中，氧化层固定电荷和由于表面空穴参与而产生的界面陷阱(Si3ΞSi·)是引起NBTI效应的主要原因。而在固定电荷和界面陷阱造成的NBTI效应中Si-H键都起了关键的作用。在NBTI应力条件下，空穴在电场的作用下可以使Si-H键分解，从而形成界面陷阱，如图2A和图2B所示，造成器件的退化。反应方程式如下：

界面陷拼Si₃≡SiH→Si₃≡Si·十H⁰

Si₃≡SiH十H⁺→Si₃→Si·十H₂

氧化层电荷O₃→SiH→O₃≡Si·十H⁰

O₃三SiH十H⁺→O₃≡Si·十H₂

但是，在CMOS器件栅氧化层中H作为固定电荷和界面陷阱中Si的主要成键物质，是最常见和不可避免的杂质，并在NBTI反应过程中起主要作用。在现在的CMOS工艺流程中，已经采取了相关措施来抑制NBTI效应。比如在SiO₂/Si界面处通过氘(D)的缺陷钝化，在提高器件可靠性方面有很大优势。因为根据动态同位素效应，打破与氘形成的Si-D键比与氢形成的Si-H键更困难一些。但是在工艺中实现这种钝化中也存在着重要的问题。在已有的生产线上，通常是通过在通孔形成之后的氘气退火来完成界面的氘化，但是在生产线中后段执行界面的氘化。另外一种方法是，通过减少器件制作工艺中H的引入来减少SiO₂/Si界面处的Si-H键数目也能显著提高器件的NBTI性能。但是由于在器件的制作过程中，许多工艺中诸如膜淀积、刻蚀、离子注入和清洗等中存在氢，这些氢在热预算的驱动下，会扩散到SiO₂/Si界面，与Si悬挂键结合形成Si-H键，从而加剧了NBTI效应

因此，如何提供一种能减小MOS器件制作过程中引入氢的工艺方法，从而减少SiO₂/Si界面处Si-H键的数目，进而可以提高NBTI性能，已经成为一个比较重要的问题。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减小负偏压温度不稳定性的CMOS器件制作方法。

为了实现上述技术目的，根据本发明，提供了一种减小负偏压温度不稳定性的CMOS器件制作方法，其包括：

第一步骤，在衬底中进行阱注入形成P型阱以及N型阱；

第二步骤，在衬底表面制作栅极氧化层；

第三步骤，在栅极氧化层表面进行栅极层的淀积；

第四步骤，对栅极层进行光刻以形成在P型阱上形成PMOS栅极，在N型阱上形成NMOS栅极；

第五步骤，在PMOS栅极和NMOS栅极的侧边分别制作栅极侧墙一；

第六步骤，进行轻掺杂注入在P型阱中形成PMOS轻掺杂源漏结构，并在N型阱中形成NMOS轻掺杂源漏结构；

第七步骤，在器件表面淀积氮化硅薄膜；

第八步骤，利用UV光对硅片进行照射；

第九步骤，在栅极侧墙一侧边制作形成侧墙二；