[发明专利]浅沟槽隔离结构的形成方法

说明书

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种浅沟槽隔离结构的形成方法。

背景技术

随着半导体工艺进入深亚微米时代，0.18微米以下的元件（例如CMOS集成电路的有源区之间）大多采用浅沟槽隔离结构（STI）进行横向隔离来制作。而随着半导体器件特征尺寸的不断减小，用于器件隔离的浅沟槽隔离结构的尺寸也变小，相应的，用于形成浅沟槽隔离结构的隔离沟槽的深宽比变大。

在现有的先进制造工艺中，从45纳米技术节点开始，其浅沟槽隔离工艺已经开始大规模使用亚大气压化学气相沉积（SACVD）工艺进行沟槽氧化物填充，并配合后续的热处理工艺达到无空隙填充。但是相对于传统的高密度等离子体（HDPCVD）工艺，虽然SACVD工艺的填充能力得到了大幅提升，但是应用该工艺的同时，也产生了新的整合难题：在沟槽的氧化物中间位置会形成一个脆弱面（如图1中虚线圈所示），该脆弱面非常容易受到后续湿法工艺的侵蚀，从而使后续工艺的均匀性控制很困难，导致浅沟槽隔离结构的隔离性能不佳，包含浅沟槽隔离结构的半导体器件易发生漏电，严重影响了包含浅沟槽隔离结构的半导体器件的稳定性。

因此，如何避免在所形成的浅沟槽隔离结构内形成脆弱面，提高所形成浅沟槽隔离结构的隔离性能，就成为本领域技术人员亟待解决的问题。

发明内容

本发明的目的在于提供一种浅沟槽隔离结构的形成方法，避免在所形成的浅沟槽隔离结构内形成脆弱面，提高所形成浅沟槽隔离结构的隔离性能，进而提高所形成半导体器件的性能。

为解决上述技术问题，本发明提供一种浅沟槽隔离结构的形成方法，包括：

提供半导体衬底，所述半导体衬底内形成有若干隔离沟槽；

通过SACVD工艺在所述半导体衬底上形成第一氧化层，所述第一氧化层填满所述隔离沟槽；

执行干法回刻蚀工艺，在所述第一氧化层中形成一凹口；

执行氢气钝化工艺；

通过SACVD工艺在所述第一氧化层上形成第二氧化层；以及

平坦化所述第一氧化层和第二氧化层，形成浅沟槽隔离结构。

可选的，在所述的浅沟槽隔离结构的形成方法中，，所述干法回刻蚀工艺的工艺参数为：射频功率为500～2000W，H2流量为200～1500sccm，He流量为50～300sccm，NF3流量为100～1000sccm，时间为2～10s。

可选的，在所述的浅沟槽隔离结构的形成方法中，所述氢气钝化工艺的工艺参数为：射频功率为2000～6000W，H2流量为500～2000sccm，工艺时间为5～50s。

可选的，在所述的浅沟槽隔离结构的形成方法中，在所述半导体衬底内形成若干隔离沟槽的方法包括：

在半导体衬底上形成刻蚀停止层和硬掩膜层；

刻蚀所述硬掩膜层和刻蚀停止层，形成贯穿所述硬掩膜层和刻蚀停止层厚度的开口，所述开口的形状与隔离沟槽的形状对应；以及

以所述硬掩膜层和刻蚀停止层为掩模，沿开口刻蚀所述半导体衬底，形成若干隔离沟槽。

可选的，在所述的浅沟槽隔离结构的形成方法中，所述刻蚀停止层为氧化硅，所述硬掩膜层为氮化硅。

可选的，在所述的浅沟槽隔离结构的形成方法中，形成隔离沟槽后，还包括：通过热氧化工艺在所述隔离沟槽的底部和侧壁形成衬垫氧化层。

可选的，在所述的浅沟槽隔离结构的形成方法中，平坦化所述第一氧化层和第二氧化层之后，利用热磷酸去除所述硬掩膜层。

可选的，在所述的浅沟槽隔离结构的形成方法中，平坦化所述第一氧化层和第二氧化层的方法为化学机械研磨工艺。

与现有技术相比，本发明技术方案具有以下优点：

本发明通过SACVD工艺形成第一氧化层后，执行干法回刻蚀工艺消除第一氧化层中的脆弱面，然后再通过SACVD工艺形成第二氧化层，由于第二氧化层无需填充深宽比较大的沟槽，因此不会形成脆弱面，由此形成的浅沟槽隔离结构的隔离效果好，包含浅沟槽隔离结构的半导体器件的稳定性好，不易发生漏电、击穿。

附图说明

图1是现有的浅沟槽隔离结构的脆弱面的示意图；

图2是本发明浅沟槽隔离结构的形成方法一个实施方式的流程示意图；

图3至图7为本发明浅沟槽隔离结构的形成方法一个实施例中所形成浅沟槽隔离结构的剖面结构示意图。

具体实施方式