[发明专利]高速串并转换方法及转换器

权利要求书

1.1路至N路的高速串并转换器，其特征在于，包括：

N个输入寄存器A1～AN，依次串行级联，一路输入串行数据从第1个所述输入寄存器A1的输入端口输入；

N个2选1选择器C1～CN，每个所述2选1选择器Ci的第一输入端口连接对应的输入寄存器Ai的输出端口；

N个输出寄存器B1～BN，每个所述输出寄存器Bi的输入端口连接对应的2选1选择器Ci的输出端口，每个所述输出寄存器Bi的输出端口作为第i路并行数据的输出端口，并且每个所述输出寄存器Bi的输出端口环回连接相应2选1选择器Ai的第二输入端口；

循环序列发生器，循环产生一组N位的循环序列，作为所述N个2选1选择器的输出选择信号；

1≤i≤N。

2.利用如权利要求1所述的高速串并转换器实现1路至N路高速串并转换的方法，其特征在于，包括以下步骤：

利用循环序列发生器循环产生一组N位的序列，作为N个2选1选择器的输出选择信号；

根据所述循环序列产生器的输出值为“1”或“0”，所述2选1选择器选择相应的输入寄存器或输出寄存器的输出端口输出数据。

3.如权利要求2所述的方法，其特征在于，

在一个串行转化周期内，循环序列产生器在第1拍时钟输出信号“1”，N个2选1选择器分别选择上一个串行转化周期已经保存在相应输入寄存器Ai中的数据，并通过相应的输出寄存器Ci的输出端口输出，使得N路数据同时并行输出；同时，输入的串行数据流向级联的N个输入寄存器Ai移入1拍数据；

接下来的N-1拍时钟，循环序列产生器输出信号“0”，N个2选1选择器Ci重复选择在第1拍时钟保存在相应输出寄存器Bi中的数据，同时，输入的串行数据流依次向级联的N个输入寄存器移入N-1拍数据；

经过N拍移位后，N路数据分别保存在N个输入寄存器Ai的输出端口，并对应于N个2选1选择器的第一输入端口，等待下一个串行转化周期的第一拍时钟，循环序列产生器输出信号“1”时，将N路数据并行输出。