[发明专利]一种高稳时基振荡器自动校准电路及方法

权利要求书

1.一种高稳时基振荡器自动校准电路，其特征在于，包括：控制系统、FPGA控制单元、D／A转换单元和稳压电源产生单元；

所述FPGA控制单元检测晶体振荡器的当前频率，并与晶体振荡器的标称频率相比较，输出偏移值；

所述控制系统包括图形解析处理单元，所述控制系统接收晶体振荡器的老化率曲线，所述图形解析处理单元根据老化率曲线生成一组时间对频率值的数组，控制系统计算出对应的老化率DAC数组，对晶体振荡器的频率进行粗调；所述控制系统还接收所述FPGA控制单元输出的偏移值，调整所述老化率DAC数组，对晶体振荡器频率进行高精度校准；

所述D／A转换单元接收所述控制系统输出的老化率DAC数组，将其转换为模拟信号，输出EFC电压到晶体振荡器的电压调谐端；

所述稳压电源产生单元包括开关稳压电源和线性稳压电源，输出参考电压到所述D／A转换单元的参考端。

2.如权利要求1所述的高稳时基振荡器自动校准电路，其特征在于，所述图形解析处理单元在所述控制系统中通过软件实现。

3.如权利要求2所述的高稳时基振荡器自动校准电路，其特征在于，所述时间对频率值的数组中时间的单位为小时、天、月或者年。

4.一种高稳时基振荡器自动校准方法，其特征在于，包括以下步骤：

通过FPGA控制单元检测晶体振荡器的当前频率，并与晶体振荡器的标称频率相比较，输出偏移值；

根据晶体振荡器的老化率曲线生成一组时间对频率值的数组，计算出对应的老化率DAC数组，对晶体振荡器的频率进行粗调；

根据FPGA控制单元输出的偏移值，调整所述老化率DAC数组，对晶体振荡器频率进行高精度校准；

通过D／A转换单元将所述老化率DAC数组转换为模拟信号，输出EFC电压到晶体振荡器的电压调谐端。

5.如权利要求4所述的一种高稳时基振荡器自动校准方法，其特征在于，将所述晶体振荡器的当前频率与标称频率相比较的步骤具体包括：

在晶体振荡器出厂初次使用时，通过FPGA控制单元对晶体振荡器输出频率信号进行计数，计N个周期，产生一个脉冲信号，然后利用FPGA控制单元内部的固定延迟单元对该脉冲信号进行计数，得到该脉冲信号共包含的延迟单元的个数M0；

在经过一个校准周期后，当需要对晶体振荡器进行校准时，FPGA控制单元再次对晶体振荡器的输出频率计N个周期，同样产生一个脉冲信号，利用FPGA控制单元内部的固定延迟单元再次对新产生的脉冲信号进行计数，得到新产生的脉冲信号所包含的延迟单元的个数M1，对比M0和M1的大小，输出偏移值。

6.如权利要求5所述的一种高稳时基振荡器自动校准方法，其特征在于，所述N个周期中，N的取值大于100。

7.如权利要求6所述的一种高稳时基振荡器自动校准方法，其特征在于，计算新产生的脉冲信号所包含的延迟单元的个数M1的步骤中，FPGA控制单元在一个校准周期内每间隔一定时间即启动一次M1的计算程序，在启动晶体振荡器频率校准之前连续产生了一系列数据，通过取平均的方式得到准确的M1数据。

8.如权利要求5所述的一种高稳时基振荡器自动校准方法，其特征在于，所述校准周期为日、月或者年。