[发明专利]一种高一致性的阻变存储器及其制备方法

说明书

技术领域

本发明涉及阻变存储器（RRAM），具体涉及一种高一致性的阻变存储器设计方案及其制备方法，属于CMOS超大规模集成电路（ULSI）中的非挥发存储器（Nonvolatil ememory）性能优化及其制造技术领域。

背景技术

随着微电子技术不断向纳电子推进，如何应对尺寸缩小带来的各种问题已经成为半导体技术发展的关键。对存储器领域而言，进入纳米尺寸节点后，目前主流的存储器即DRAM、SRAM和Flash的缩小能力都将达到极限。尤其是非挥发性存储器的性能等参数随机涨落显著增加，可靠性问题日益严峻。为此，人们在过去几十年里，相继提出电荷陷阱存储器（CTM）、铁电存储器（FeRAM）、磁存储器（MRAM）、相变存储器（PRAM），阻变存储器（RRAM）等。其中，阻变存储器以其结构简单、性能优异的良好特性，在最近几年获得了人们的广泛关注，并成为下一代主流存储器的研究热点。

阻变存储器是基于存储介质的阻变特性实现信息存储的，目前主流的阻变存储器（图1）是基于过渡金属氧化物（TMO）的无机阻变存储器，主要由顶电极5、阻变材料薄膜4和底电极3三部分组成。一般认为，其阻变特性类似于软击穿：即在电场作用下，阻变材料薄膜的局部区域产生大量氧空位缺陷，并在电场作用下移动并堆积，最终在局域形成低阻导电通道。由此可见，电场对阻变存储器的性能有着重要影响。同时，由于目前主流阻变存储器上下电极面积（相对于导电通道而言）太大，在整个器件区域内电场分布均匀，所以对不同器件或者同一器件的不同操作中，阻变材料薄膜在电场作用下发生软击穿的具体位置是随机的。这正是导致阻变存储器一致性问题的重要原因之一。

针对以上问题，一种普遍的解决思路是，在阻变薄膜层中形成电场集中的区域。按照这种思路，研究人员提出了多种具体的解决方案：

中国专利申请201210016812.6公开了一种阻变存储器及其制造方法，使用具有刻蚀成针尖状的突出部的上电极来使电场集中在电极尖端附近，从而使导电通道在针尖附近产生，并使得导电通道的通断位置相对固定，这样可以降低阻变存储器的工作电压并提高其高低阻值分布的一致性。

中国专利申请201110070280.X公开了一种阻变存储器及其制备方法。通过腐蚀在衬底表面形成尖峰结构，接着在其上生长下电极，形成尖峰状下电极，然后再淀积阻变材料和上电极，该阻变存储器能够通过尖峰结构的下电极降低器件功耗。

上述两个发明专利申请都是通过刻蚀的各向异性产生尖峰状凹槽，这种工艺方法强烈的依靠刻蚀技术，实际操作中，要仔细严格控制刻蚀条件，操作难度较大，增加了工艺的复杂性。

发明内容

基于上述内容，本发明提供一种高一致性的阻变存储器及其制备方法，通过采用选择性重掺杂底电极，使电场能可控的集中到局域的尖峰范围内，从而使每次操作以及每个器件的阻变行为发生在同一位置，进而有效提高器件一致性。

本发明的技术方案如下：

一种高一致性的阻变存储器，包括：衬底、绝缘层、底电极、阻变材料薄膜和顶电极，其中，所述绝缘层是沉积于衬底上的图形化绝缘层，所述底电极是对衬底图形化区域进行选择性重掺杂形成的尖峰状结构。

进一步地，所述衬底为Si衬底；所述绝缘层为与Si衬底对应的Si材料体系绝缘层，包括Si₃N₄，SiO₂等；所述阻变材料可以选用过渡金属氧化物材料，如HfOx，TaOx，ZrOx，WOx等，厚度为5～50nm；所述顶电极材料为导电金属或金属氮化物，如Pt、Al、Ti和TiN等。

上述阻变存储器的制备方法，包括以下步骤：

1）在衬底上沉积绝缘层并图形化绝缘层，形成底电极图形化区域；

2）对底电极图形化区域进行重掺杂处理，形成底电极重掺杂区域；

3）在底电极重掺杂区域，通过反掺杂离子注入，形成尖峰状底电极；

4）在尖峰状底电极及绝缘层上制备阻变材料薄膜；

5）在阻变材料薄膜上制备并图形化顶电极。

进一步地，步骤1）中，所述衬底的极性与重掺杂的极性相反。

进一步地，步骤2）中重掺杂处理采用n型掺杂，步骤3）中反掺杂离子注入采用p型掺杂；或步骤2）中重掺杂处理采用p型掺杂，步骤3）中反掺杂离子注入采用n型掺杂。

进一步地，n型掺杂注入五价元素杂质如P/As等，p型掺杂注入三价元素杂质如B等。

进一步地，步骤3）中，反掺杂离子注入方向倾斜角的正切值不小于绝缘层高度与底电极图形宽度一半的比值。