[发明专利]串行数据处理器

说明书

技术领域

本发明与运算系统中的数据处理器相关，尤其相关于利用串行数据处理器为无线通信系统中的数字基频集成电路提高弹性、缩减芯片面积、降低耗电量的技术相关。

背景技术

为移动电话提供基频芯片的半导体公司必须面对的挑战众多，诸如芯片尺寸、能源效率、效能、上市时间、支持多种无线存取模式，以及不断演进的规格。由于专用硬件能提供最佳的芯片尺寸及功率，在过去被广泛使用。近年来的趋势之一则是采用以软件无线电(software-defined radio,SDR)为基础的方案，以期缩短上市时间。产品需求与时俱进、变化快速。先期产品通常着重弹性，而后期产品通常较重视芯片尺寸及能源效率。因此在实务上，需要一个能衔接先期产品和后期产品的转型的数据处理器。

软件无线电系统是指利用嵌入式系统的软件来实现的无线通信系统。软件无线电的观念并不新颖，而数字电子技术的快速发展使过去许多不可行的构想得以实现。用来实现软件无线电的技术包含：粗粒可重组阵列(coarse grain reconfigurable array,CGRA)、数字信号处理器(DSP)，以及可重组运算平台(RCP)。

具有高处理功率及高弹性的CGRA包含多个可重组数据处理单元(rDPU)与一个可重组通信结构，其可重组性的层级为字组(word)或运算元(operand)(可参考2005年T.J.Todman等人发表的“Reconfigurable computing:architectures and design methods”)。CGRA可采用数百个或仅少量的rDPU；这些rDPU可相同或不同。各rDPU被赋予不同的任务，其能力可低如最小运算逻辑单元(arithmetic logic unit,ALU)或缓冲器，亦可高如完整的处理器。在不同应用中，CGRA的可重组性可大不相同。CGRA的问题在于难以实现用以将高阶C语言映射至一平台的软件工具。软件设计师必须深入暸解该平台，始能写出适合CGRA的特定软件。

DSP的历史悠久，通常被用于实现GSM基频接收器。DSP被最佳化为适于处理大量数据，而非执行控制码。DSP系藉由平行演算法来达到高数据处理量。适用于嵌入式系统的DSP架构有：实现指令平行化的超长指令字集(very long instruction word,VLIW)、实现数据平行化的单一指令多重数据(single instruction multiple data,SIMD)、实现任务平行化及管道式(pipelining)执行指令的多工作线(multithreading)。

在超长指令字集(VLIW)架构中，提供至多个功能单元的多个指令是平行送出。最直接的VLIW架构允许数据载入、运算及数据储存同时发生。此外，亦有允许多个运算逻辑单元(ALU)同时独立运作的实现方式。所有的相关性皆由编译器静态处理，不需要检测及处理相关性的专用硬件。这种做法使得VLIW架构尤其适用于嵌入式方案。然而，从程序码大小的角度看，VLIW架构的数据平行化的效率相当低。即使相同的运算被多次执行，各功能单元仍各自需要个别指令。

程序码大小对嵌入式系统至关重要，而单一指令多重数据(SIMD)架构是可解决此问题的一种方案。在SIMD架构中，相同的指令被施于一数据向量的不同元素上。处理器处理的是一个向量档案，而非一暂存器档案。这些向量通常相当短；向量暂存器的宽度在64到512位元之间，对应于四个到三十二个十六位元的向量元素。长数据向量必须被分割为多个较短的向量。

根据阿姆达尔定律(Almdahl’s law)，将子任务加速的有效性是有上限的。要突破此上限的方法便是利用指令平行化。超长指令字集(VLIW)架构常被用于控制一纯量(scalar)单元、一单一指令多重数据(SIMD)单元与一地址产生单元。

多工作线(multithreading)意指平行执行多个独立的软件任务并且分时共享(time-sharing)处理器核心。由于分时处理会增加负荷，这种做法在嵌入式系统中帮助不大。软件无线电方案通常必须在严格的时限内完成多种任务，是否同时进行多个任务相对而言并不重要。然而，多工作线可被用于采用闲置的功能单元。VLIW架构能藉此被最佳化。另一种实现多工作线的方式是允许不同的任务占据管道式指令中的不同阶段。