[发明专利]用于实现具有高速接口的多芯片模块的方法

权利要求书

1.一种多芯片模块，包括：

基板；

安装在所述基板上的第一物理层(PHY)芯片，所述第一PHY芯片包括复用器和第一物理层(PHY)电路；

安装在所述基板上的第二PHY芯片；以及

将所述第一PHY芯片耦接到所述第二PHY芯片上的第一接口；

其中，所述第一PHY芯片的所述复用器被配置为接收来自媒体访问控制(MAC)装置的复用的数据流，所述复用的数据流包括与第一PHY芯片相关的第一数据流和与第二PHY芯片相关的第二数据流，将所述复用的数据流在所述第一PHY芯片解复用成所述第一数据流和所述第二数据流，从而将所述第一数据流输出到所述第一PHY芯片的所述第一PHY电路，并且将所述第二数据流从所述第一PHY芯片经由所述第一接口传输到所述第二PHY芯片。

2.根据权利要求1所述的多芯片模块，其中，所述复用器被配置为通过将所述复用的数据流中的字节或比特解交织来将所述复用的数据流解复用。

3.根据权利要求1所述的多芯片模块，进一步包括：

安装在所述基板上的第三PHY芯片；

安装在所述基板上的第四PHY芯片；

将所述第一PHY芯片耦接至所述第三PHY芯片的第二接口；以及

将所述第一PHY芯片耦接至所述第四PHY芯片的第三接口；

其中，所述复用的数据流进一步包括与所述第三PHY芯片相关的第三数据流和与所述第四PHY芯片相关的第四数据流，并且所述第一PHY芯片的所述复用器进一步被配置为将所述复用的数据流在所述第一PHY芯片解复用成所述第三数据流和所述第四数据流，以便经由所述第二接口将所述第三数据流从所述第一PHY芯片传输到所述第三PHY芯片，并从所述第一PHY芯片经由所述第三接口将所述第四数据流传输到所述第四PHY芯片。

4.根据权利要求3所述的多芯片模块，其中，所述第一数据流具有所述复用的数据流的数据速率的四分之一的数据速率。

5.根据权利要求4所述的多芯片模块，其中，所述复用的数据流具有10Gbits每秒的数据速率，并且所述第一数据流、所述第二数据流、所述第三数据流和所述第四数据流中的每个都具有2.5Gbits每秒的数据速率。

6.根据权利要求1所述的多芯片模块，其中，所述第二PHY芯片包括第二复用器和第二PHY电路，并且其中，所述第二复用器被配置为经由所述第一接口接收来自所述第一PHY芯片的所述第二数据流，并且将所述第二数据流传递到所述第二PHY电路。

7.根据权利要求6所述的多芯片模块，其中，所述第二复用器被配置为选择性地以第一模式和第二模式中的一种运行，在所述第一模式中，所述第二复用器被配置为将复用的数据流解复用，在所述第二模式中，所述第二复用器被配置为将所述第二数据流传递到所述第二PHY电路，并且所述第二复用器被编程为以所述第二模式运行。

8.根据权利要求6所述的多芯片模块，其中，所述第一PHY电路被配置为将所述第一数据流转换成第一物理层数据信号以用于在第一以太网线缆上传输，并且所述第二PHY电路被配置为将所述第二数据流转换成第二物理层数据信号以用于在第二以太网线缆上传输。

9.一种物理层(PHY)芯片，包括：

复用器，被配置为选择性地以第一模式和第二模式中的一种运行；以及

PHY电路；以及

将所述PHY芯片耦接到另一PHY芯片上的第一接口；

其中，在所述第一模式中，所述复用器被配置为将由所述PHY芯片接收的复用的数据流解复用成与所述PHY芯片相关的第一数据流和与所述另一PHY芯片相关的第二数据流，将所述第一数据流输出到所述PHY电路，并且将所述第二数据流通过所述第一接口输出到所述另一PHY芯片，并且，在所述第二模式中，所述复用器被配置为将由所述PHY芯片接收的数据流传递到所述PHY电路；

其中，所述PHY电路被配置为将来自所述复用器的所述数据流转换成物理层数据信号以用于在以太网线缆上传输。

10.一种多芯片模块，包括：

基板；

安装在所述基板上的第一物理层(PHY)芯片，所述第一PHY芯片包括路由器和物理层(PHY)电路；

安装在所述基板上的第二PHY芯片；以及

将所述第一PHY芯片耦接至所述第二PHY芯片的第一接口；

其中，所述第一PHY芯片的所述路由器被配置为：接收来自媒体访问控制(MAC)装置的多个数据包，所述多个数据包包括一个或多个具有与所述第一PHY芯片相关的第一地址的第一数据包和一个或多个具有与所述第二PHY芯片相关的第二地址的第二数据包；将具有所述第一地址的所述多个数据包中的所述一个或多个第一数据包路由到所述PHY电路；并且将具有所述第二地址的所述多个数据包中的所述一个或多个第二数据包经由所述第一接口路由到所述第二PHY芯片。