[发明专利]快闪存储器的浅沟槽隔离结构的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及快闪存储器的浅沟槽隔离结构的形成方法。

背景技术

目前，快闪存储器（Flash Memory）又称闪存，已经成为非挥发性存储器的主流存储器。根据结构不同，闪存可分为或非闪存（NOR Flash）和与非闪存（NAND Flash）。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

现有的快闪存储器包括位于基底上的核心存储电路（Cell Circuit）和位于核心存储电路周围的外围电路（Peripheral Circuit）。所述核心存储电路包括一些具有较小特征尺寸的晶体管，而外围电路主要包括具有一些较大特征尺寸的高压及中低压电路的常规MOS晶体管，如果是嵌入式，还会有相应的低压逻辑电路。其中，核心存储电路中的相邻两晶体管的栅极之间的距离非常小，而外围电路中的两晶体管的栅极之间的距离相对较大。也就是，核心存储电路中的晶体管集成度，高于外围电路中的晶体管的集成度。相应地，核心存储电路中的相邻两晶体管之间的浅沟槽隔离结构的浅沟槽的线宽，小于外围电路中的相邻两晶体管之间的浅沟槽的线宽；核心存储电路中的相邻两晶体管之间的浅沟槽的深度，也小于外围电路中的相邻两晶体管之间的浅沟槽的深度。

总的来说，核心存储电路中的浅沟槽的深宽比，大于外围电路中的浅沟槽的深宽比。

在现有技术中，快闪存储器的浅沟槽隔离结构的浅沟槽的形成方法包括：

首先，刻蚀形成核心存储电路的第一浅沟槽；接着使用光刻、刻蚀工艺，形成外围电路的第二浅沟槽。但是，第一浅沟槽和第二浅沟槽的形成顺序并非前述所限，可做相应变通。

现有的快闪存储器中，核心存储电路的第一浅沟槽、外围电路的第二浅沟槽为分别形成，这增加了工艺的复杂性，而且多次光刻、刻蚀工艺也增加了工艺成本。

发明内容

本发明解决的问题是，现有的快闪存储器中，核心存储电路的第一浅沟槽、外围电路的第二浅沟槽为分别形成，这增加了工艺的复杂性，而且多次光刻、刻蚀工艺也增加了工艺成本。

为解决上述问题，本发明提供一种快闪存储器的浅沟槽隔离结构的形成方法，该快闪存储器的浅沟槽隔离结构的形成方法包括：

提供基底，所述基底分为核心区和外围区；

在所述基底上形成图形化的掩模层，所述图形化的掩模层定义第一浅沟槽和第二浅沟槽的位置，所述第一浅沟槽的分布密度大于第二浅沟槽的分布密度，所述第一浅沟槽的线宽小于第二浅沟槽的线宽；

以所述图形化的掩模层为掩模，等离子体刻蚀所述基底，所述等离子体刻蚀过程使用的气体包括含氟气体和含溴气体，在所述基底中形成第一浅沟槽和第二浅沟槽，所述第一浅沟槽将核心区隔开为多个第一有源区，所述第二浅沟槽将外围区隔开为多个第二有源区；

去除所述图形化的掩模层。

可选地，所述含氟气体与含溴气体的流量之比范围为10～1。

可选地，所述含氟气体为CF₄。

可选地，所述含溴气体为HBr。

可选地，所述含溴气体为HBr，所述含氟气体为CF₄，在所述等离子体刻蚀中，射频功率范围为200～1000W，压强范围为2～50mTorr，偏置电压范围为100～500V。

可选地，去除图形化的掩模层后，还包括：在所述第一浅沟槽和第二浅沟槽中形成介电层。

可选地，在所述第一浅沟槽和第二浅沟槽中形成介电层的方法包括：

形成介电材料层，所述介电材料层覆盖基底、填充满第一浅沟槽和第二浅沟槽；

去除高出所述基底上表面的介电材料层，剩余的介电材料层作为介电层。

可选地，所述介电层的材料为氧化硅。

与现有技术相比，本发明的技术方案具有以下优点：