[发明专利]集成摆率增强电路的低压差线性稳压器

说明书

技术领域

本发明涉及电源管理技术，特别涉及一种可应用于SOC（System on Chip）芯片中的无输出电容型低压差线性稳压器（Low Dropout Regulator，LDO）的设计。

背景技术

随着SOC技术的发展，要求越来越多的功能模块集成于同一IC里边以提高其系统集成度。其中，LDO以其电路简单且占用面积小的优点成为了SOC系统中重要的不可或缺的供电模块。

为了减小片外元件数和引脚数，因此无片外大电容LDO有很大发展空间。传统的LDO架构如图1所示，图中，电阻RA和电阻RB构成输出电压VOUT的采样电路，电阻ROUT为负载电阻，电容COUT为滤波电容。运算放大器OTA根据参考电压VREF和反馈电压VFB的大小，输出驱动电压控制调整管MP1的开启和关断，实现输出电压VOUT的调整。由于误差放大器OTA在低功耗模式下摆率和带宽受限，无片外大电容LDO与传统的LDO相比存在着较大缺陷，面临着轻载稳定性变差和瞬态响应变差的双重压力。

发明内容

本发明的目的是为了解决现有的无片外大电容低压差线性稳压器存在的瞬态响应问题，提出了一种可应用于SOC中的无输出大电容型LDO，兼顾瞬态响应、输出电压精度、小芯片面积和低功耗。

本发明解决所述技术问题，采用的技术方案是，集成摆率增强电路的低压差线性稳压器，其特征在于，包括摆率增强电路、运算放大器、调整管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容；其中，运算放大器的反向输入端连接第二基准电压，同相输入端连接第二电阻的一端和第三电阻的一端，输出端连接调整管的控制极和摆率增强电路的输出端以及第一电容的一端；调整管的输入端连接电源电压，调整管的输出端与第一电阻的一端和第四电阻的一端相连作为所述低压差线性稳压器的输出端并连接摆率增强电路的第一输入端，第四电阻的另一端连接第一电容的另一端；第一电阻的另一端与第二电阻的另一端相连并连接摆率增强电路的第二输入端；摆率增强电路的第三输入端连接第一基准电压；第三电阻的另一端连接地电位。

进一步的，所述摆率增强电路包括，PMOS管：M1、M4、M6、M7、M8、M14、M15、M16、M17和NMOS管：M2、M3、M5、M9、M10、M11、M12、M13、M18及电阻R21和电容C21，其中PMOS管M1、M6和M16的栅极均连接第一偏置电压Vb1，源极连接电源电压，M1漏极分别连接M2的栅极和漏极，M16的漏极连接到M14和M15的源极；M14的栅极为摆率增强电路的第三输入端，漏极分别连接M11和M12的栅极和M11的漏极；M15的栅极为摆率增强电路的第二输入端，M15的漏极分别连接M12和M13的漏极和M13和M18的栅极；M18的漏极连接到M17、M4的栅极和M17的漏极；M7、M8的栅极均连接到M7的漏极，源极均连接电源电压，M7的漏极连接到M5和M6的漏极，M8的漏极连接M10的漏极作为摆率增强电路的输出端；NMOS管M2、M3、M5的源极均连接地，M2的漏极连接M1漏极和M2的栅极及R21的一端，电阻R3的另一端连接NMOS管M3的栅极和NMOS管M5的栅极，M3、M5的漏极分别连接M4、M6的漏极，M2的栅极连接M2和M1的漏极；NMOS管M9、M10的源极均接地，M9的漏极和M9及M10的栅极相连又连接到M3和M4的漏极；电容C21的一端连接M3的栅极，另一端作为摆率增强电路的第一输入端。

优选的，所述调整管为PMOS管，所述调整管控制极为PMOS管的栅极，所述调整管输入端为PMOS管的源极，所述调整管输出端为PMOS管的漏极。

本发明的有益效果是，由于采用本发明所提出的摆率增强电路，在输出电压发生上冲或下冲时，摆率增强电路都能够输出不受限于偏置电流源大小的驱动电流，快速调整调整管的栅极变化，以补偿负载电流的变化，极大的克服了误差放大器在低功耗模式下摆率和带宽受限的问题，减小了输出电压尖峰。同时，本发明采用片上集成技术，不再需要大的片外负载电容，减小了系统成本。

附图说明

图1现有的LDO电路的拓扑结构图；

图2本发明的低压差线性稳压器电路拓扑结构图；

图3本发明的摆率增强电路的电路图；

图4本发明低压差线性稳压器轻载跳重载时频率响应波特图；

图5本发明低压差线性稳压器重载跳轻载时频率响应波特图；

图6本发明低压差线性稳压器不同负载条件下的瞬态仿真结果。

具体实施方式