[发明专利]半导体封装结构的形成方法

说明书

技术领域

本发明涉及半导体封装领域，特别涉及一种半导体封装结构的形成方法。

背景技术

半导体封装是指将晶圆按照产品型号及功能需求加工得到独立芯片的过程。现有半导体封装包括引线键合封装和倒装芯片封装等方式。与引线键合封装方式相比，倒装芯片封装方式具有封装密度高，散热性能优良，输入/输出(I/O)端口密度高和可靠性高等优点。

较早的倒装芯片封装方式在芯片上设置焊垫，并利用设置在焊垫（包括输入/输出焊垫）上的凸点与封装基板进行焊接，实现芯片封装。随着半导体行业向微型化方向发展，形成于晶圆上芯片的密度越来越大，相应的，晶圆上焊垫和凸点的密度越来越大，凸点之间的距离越来越小，仅利用较大体积的凸点直接与封装基板进行焊接易出现凸点桥接的问题，即相邻的凸点发生短路连接。

为解决凸点桥接问题，业界提出内连线铜柱技术(copper interconnect post technology)。内连线铜柱技术中，芯片通过铜柱和位于铜柱上的凸点连接到封装基板上。由于铜柱的引入，凸点的厚度可以大幅减小，凸点之间可具有较小的间距，因此凸点桥接问题被减弱，同时铜柱的引入还降低了封装电路的电容承载(capacitance load)。

现有技术公开了一种采用倒装芯片封装方式的芯片封装方法，包括：

参考图1，提供半导体基底100，所述半导体基底100上形成有焊垫层101；形成覆盖所述半导体基底100和部分焊垫层101表面的钝化层102，所述钝化层102具有暴露焊垫层101部分表面的开口104；在钝化层102上形成聚合物层103。

参考图2，形成覆盖所述聚合物层103和部分焊垫层101表面的凸下金属层（Under Bump Metal，简称为UBM）105，所述凸下金属层105作为后续电镀形成金属柱时的导电层和种子层；在所述凸下金属层105上形成掩膜层106，所述掩膜层106中具有暴露焊垫层101上部分凸下金属层105的开口107。

参考图3，采用电镀工艺在开口107（参考图2）中填充满金属，形成金属柱108；在金属柱108表面形成焊料层109。

参考图4，去除所述掩膜层106（参考图3）；去除金属柱108两侧的聚合物层103表面的凸下金属层105，无掩膜湿法刻蚀去除凸下金属层105可以减小等离子刻蚀对金属柱108的损伤，并且能减少凸下金属层材料在聚合物层103表面的残留；对焊料层进行回流工艺，形成凸点110。

但是，现有形成的封装结构的可靠性较差，容易发生失效。

发明内容

本发明解决的问题是怎样提高封装工艺中器件的可靠性和稳定性。

为解决上述问题，本发明还提供了一种半导体封装结构的形成方法，包括：提供半导体基底，所述半导体基底上形成有焊垫层；形成覆盖所述半导体基底和部分焊垫层表面的钝化层，所述钝化层中具有暴露部分焊垫层表面的第一开口；在第一开口的侧壁和底部以及钝化层上形成凸下金属层；形成覆盖所述凸下金属层的第一掩膜层，所述第一掩膜层具有暴露第一开口上的部分凸下金属层的第二开口；在第二开口中形成金属柱；去除所述第一掩膜层；刻蚀去除金属柱两侧的凸下金属层，金属柱底部剩余的凸下金属层的边缘具有向金属柱底部凹陷的底切缺陷；在金属柱两侧的部分钝化层上形成牺牲层，所述牺牲层填充所述底切缺陷；形成覆盖所述牺牲层、钝化层和金属柱的第二掩膜层，所述第二掩膜层中具有暴露牺牲层远离金属柱一端表面的第三开口；沿第三开口去除所述牺牲层，形成空腔，所述空腔与第三开口连通，并暴露出底切缺陷；形成填补所述底切缺陷的补偿层，所述补偿层的材料为金属；去除所述第二掩膜层。

可选的，所述牺牲层的材料与凸下金属层材料、金属柱材料、第二掩膜层材料均不相同。

可选的，所述牺牲层的材料为SiO₂、SiN、SiON、多晶硅或无定形碳。

可选的，所述牺牲层的厚度大于或等于凸下金属层的厚度，牺牲层的宽度大于底切缺陷的宽度。

可选的，所述补偿层为单层或多层堆叠结构。

可选的，所述补偿层为双层堆叠结构，所述双层堆叠结构包括浸润金属层、位于浸润金属层上且填充底切缺陷的填充金属层。

可选的，所述浸润金属层为镍、钛、钽中的一种或几种，所述填充金属层为铝、钨、铜、银、锡、铂、金中的一种或几种。

可选的，所述补偿层的形成工艺为选择性化学镀。

可选的，所述钝化层表面还形成有聚合物层。

可选的，还包括：在金属柱顶部表面上形成扩散阻挡层；在扩散阻挡层上形成凸点。