[发明专利]一种三维互连结构及其制备方法

说明书

技术领域

本发明涉及电子封装领域，尤其涉及一种三维互连结构及其制备方法。

背景技术

随着集成电路的特征尺寸不断缩小，芯片的复杂性不断增加，互连密度不断提高。引线键合由于互连密度较低，已不能满足多芯片高密度封装的要求。为满足高互连密度，减短互连路径，解决三维堆叠的互连瓶颈，新的封装技术，即利用硅通孔（Through-Silicon-Via，TSV）的三维集成电路（3D-IC）技术应运而生。

3D-TSV集成技术是微电子核心技术之一，3D-TSV互连提供了超越“摩尔”的方法，是目前最先进，最复杂的封装技术，可以获得更好的电性能、低功耗、噪声、更小的封装尺寸、低成本和多功能化。3D-TSV技术将广泛地应用于微电子领域，尤其是智能手机等消费类电子产品，包括智能手机、互联网器件、传感器、存储器、太阳能电池、LED、功率器件等高端产品。

TSV有两种结构，一种是在硅片上制作，称为TSV interposer，一种是在带有有源区的芯片上制作，其主要作用是垂直互连。目前，TSV interposer是主要的TSV结构。该TSV interposer的整体结构如图1所示，TSV孔07贯穿硅衬底01的正面和背面，在该TSV interposer结构的正面设置有正面金属布线层RDL02，在该结构的正面还设置有用于芯片封装的Cu/Sn UBM焊盘04，在结构的背面设置有绝缘层03以及背面金属布线层05，在背面还设置有用于基板封装的Cu Pillar Bump06。

TSV技术是目前最复杂、最困难的一种先进电子封装，不仅体现在TSV工艺制造上，更体现在带有TSV有源芯片或TSV interposer微组装工艺上。为了实现窄节距互连，高深宽比TSV孔又受设备和工艺的限制，需要对芯片或interposer进行减薄到几十微米的厚度，这就为后续拿持、组装等工艺带来巨大挑战。另外，为了降低成本，TSV工艺大都基于低阻硅。低阻硅的半导体特性引起介质损耗较大，TSV孔型结构特性阻抗与金属布线层传输线特性阻抗失配也会引起信号反射，导致TSV的高速、高频传输性能较差。

发明内容

为了解决上述高速、高频传输性能较差的技术问题，本发明提供了一种新的三维互连结构及其制备方法。

为了解决上述技术问题，本发明采用了如下技术方案：

一种三维互连结构的制备方法，所述三维互连结构至少包括第一正面金属布线层和第一背面金属布线层，所述制备方法包括，

在半导体衬底的正面形成梯形槽;

在所述半导体衬底正面和所述梯形槽的上方形成正面绝缘层；

在所述正面绝缘层上方形成第一正面光刻胶，并对所述第一正面光刻胶进行光刻图案化，以形成第一正面金属布线层图案；

依据所述第一正面金属布线层图案，在所述正面绝缘层上方形成第一正面金属布线层；

在所述第一正面金属布线层上方形成第一正面介质层，其中，所述第一正面介质层上形成有多个预定开口；

采用金属填充所述预定开口，以形成与正面介质层下方的正面金属布线层的连接的互连；

研磨所述半导体衬底的背面，使位于所述梯形槽斜面上方的靠近所述梯形槽底部的所述正面金属布线层暴露，直至梯形槽底部的正面金属布线层全部去除；

在研磨后的所述半导体衬底背面下方形成背面绝缘层；

对所述背面绝缘层进行光刻图案化，并依据光刻图案刻蚀所述背面绝缘层，以在所述背面绝缘层上形成预定开口，所述预定开口使位于所述梯形槽斜面上方的靠近所述梯形槽底部的所述正面金属布线层暴露；

在所述背面绝缘层以及暴露的斜面上方的正面金属布线层下方形成背面光刻胶，并对所述背面光刻胶进行光刻图案化，以形成第一背面金属布线层图案；其中，所述第一背面金属布线层图案包括多个断开部分；

依据所述第一背面金属布线层图案，在所述背面绝缘层以及暴露的斜面上方的正面金属布线层下方形成第一背面金属布线层；所述第一背面金属布线层包括多个断开的第一背面金属布线子层；每个所述第一背面金属布线子层与所述背面绝缘层上的一个预定开口相连并填充连接的背面绝缘层上的预定开口；

在所述第一背面金属布线层下方形成第一背面介质层，所述第一背面介质层上形成有多个预定开口；在每个所述第一背面金属布线子层下方至少具有一个所述预定开口；

用金属填充所述预定开口形成与所述背面介质层上方的背面金属布线子层连接的互连。