[发明专利]一种先进先出缓存器及其读写数据的方法有效
申请号: | 201310451428.3 | 申请日: | 2013-09-27 |
公开(公告)号: | CN103488597B | 公开(公告)日: | 2017-02-22 |
发明(设计)人: | 段长江;樊建平;聂泽东 | 申请(专利权)人: | 深圳先进技术研究院 |
主分类号: | G06F13/38 | 分类号: | G06F13/38 |
代理公司: | 深圳市科进知识产权代理事务所(普通合伙)44316 | 代理人: | 沈祖锋,郝明琴 |
地址: | 518055 广东省深圳*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 先进 缓存 及其 读写 数据 方法 | ||
1.一种先进先出缓存器,其特征在于,包括以下部分:
寄存器堆,用于存储写入的数据,当所述先进先出缓存器处于满状态时,继续向所述先进先出缓存器里写入新的数据,所述新的数据写入存储前一次写入的数据的寄存器,所述前一次写入的数据自动被后一次写入的所述新的数据覆盖掉的同时写入再前一次写入的数据的寄存器,所述存储所述前一次写入的数据的寄存器继续存储后一次写入的所述新的数据,最先写入的数据则被后一次写入的数据覆盖掉;
写操作控制模块,用于控制写操作地址,以及,当所述先进先出缓存器处于满状态生成满标志信号;
读操作控制模块,用于控制读操作地址,以及,当所述先进先出缓存器处于空状态生成空标志信号。
2.如权利要求1所述的先进先出缓存器,其特征在于,当所述先进先出缓存器不处于满状态时,向所述先进先出缓存器里每写入一个数据,所述写操作控制模块令写操作地址加1,写入的所述数据存储到由所述写操作地址选择的寄存器中。
3.如权利要求1所述的先进先出缓存器,其特征在于,当所述先进先出缓存器不处于空状态时,向所述先进先出缓存器里每读取一个数据,所述读操作控制模块令读操作地址加1,读取的所述数据由所述读操作地址选择的寄存器输出。
4.一种先进先出缓存器读写数据的方法,其特征在于:当所述先进先出缓存器处于满状态时,继续向所述先进先出缓存器里写入新的数据,所述新的数据写入存储前一次写入的数据的寄存器,所述前一次写入的数据被后一次写入的所述新的数据覆盖的同时写入再前一次写入的数据的寄存器,所述存储所述前一次写入的数据的寄存器继续存储后一次写入的所述新的数据,最先写入的数据则被后一次写入的数据覆盖掉。
5.如权利要求4所述的先进先出缓存器读写数据的方法,其特征在于,当所述先进先出缓存器处于空状态时,只进行写操作,不进行读操作。
6.如权利要求4或5所述的先进先出缓存器读写数据的方法,其特征在于,当所述写操作地址和所述读操作地址相等时,如果是写操作引起的,则所述先进先出缓存器处于满状态,如果是读操作引起的,则所述先进先出缓存器处于空状态。
7.如权利要求4或5所述的先进先出缓存器读写数据的方法,其特征在于,当所述先进先出缓存器不处于满状态时,向所述先进先出缓存器里每写入一个数据,所述写操作地址加1,写入的所述数据存储到由所述写操作地址选择的寄存器中。
8.如权利要求4或5所述的先进先出缓存器读写数据的方法,其特征在于,当所述先进先出缓存器不处于空状态时,向所述先进先出缓存器里每读取一个数据,读操作地址加1,读取的所述数据由所述读操作地址选择的寄存器输出。
9.如权利要求4或5所述的先进先出缓存器读写数据的方法,其特征在于,所述先进先出缓存器复位后处于空状态。
10.如权利4所述的先进先出缓存器读写数据的方法,其特征在于,读写操作时钟为同步时钟或者异步时钟。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳先进技术研究院,未经深圳先进技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310451428.3/1.html,转载请声明来源钻瓜专利网。