[发明专利]差分延迟线、环形振荡器和移动通信设备

说明书

技术领域

本发明涉及差分延迟线、环形振荡器和移动通信设备。

背景技术

目前的许多时间数字转换器（TDC）使用单端环形振荡器或差分拓扑，差分拓扑具有用于两个独立运行的单端环形振荡器或延迟线的同步的小锁存器。差分环形振荡器或延迟线相对于单端拓扑的优势是多20dB的电源抑制比（PSRR）。另外，差分环形振荡器和延迟线不遭受由于工艺引起的上升沿与下降沿之间的失配而导致的偶和奇延迟相关性（delay dependency）。

在容忍降低的电源抑制比性能的劣势的情况下使用目前的单端环形振荡器和延迟线拓扑，这导致增加的电源波纹（supply ripple）和噪声要求。如上面所说明的，单端拓扑具有偶/奇延迟变化，因此，时间数字转换器的量化本底噪声增加。增加的量化本底噪声导致例如无线发射机中的EVM降级（EVM，误差向量幅度）。在当前使用的调制方案中，EVM性能是足够的，但是将来的调制方案和ADPLL拓扑（ADPLL——全数字锁相环）将要求更好的TDC噪声性能。常规的差分环形振荡器或延迟线将小锁存器用作同步技术。这些附加的锁存器增加了固有延迟，并因此增加了TDC的量化本底噪声，即使当使用作为多径插值或电阻插值（resistive interpolation）的分辨率增强技术时也是如此。

发明内容

一种差分延迟线包括串联连接的多个差分延迟级，每个差分延迟级包括包含第一输入、第二输入与输出的第一延迟元件，和包含第一输入、第二输入与输出的第二延迟元件。多个差分延迟级的第n个差分延迟级的第一延迟元件的输出耦合到多个差分延迟级的第（n+m）个差分延迟级的第二延迟元件的输入，其中，m是大于或等于二的偶自然数。

一种环形振荡器包括如上面描述的差分延迟线。

一种移动通信设备包括天线端口、RF前端、数字基带处理器和如上面描述的差分延迟线。差分延迟线包括在RF前端中或数字基带处理器中。移动通信设备的RF前端耦合到移动通信设备的天线端口和数字基带处理器。

附图说明

图1示出了至少包括示例性差分延迟线的示例性移动通信设备；

图2示出了示例性延迟线，其中，第n个差分延迟级的第一延迟元件的输出耦合到第（n+m）个差分延迟级的第二延迟元件的输入；

图3a示出了另一示例性延迟线，其中，m=2并且具有附加的起始边沿复用器；

图3b示出了说明如何在示例性延迟元件中基于该延迟元件的两个输入信号来对输出信号进行插值的图；

图3c示出了示例性延迟元件的电路图；

图3d示出了单端多径环形振荡器的工作原理；

图4示出了包括图2中示出的差分延迟线的示例性实现的示例性环形振荡器；

图5示出了示例性方法的流程图；以及

图6示出了另一示例性方法的流程图。

具体实施方式

在下面的描述中，两个端子之间的耦合应当理解为直接低欧姆耦合或者之间有一个或多个元件的间接耦合，使得第二节点处的信号取决于耦合到第二节点的第一节点处的信号。在两个耦合的端子之间可以但并非一定需要耦合另外的元件，使得彼此耦合的两个端子也可以（例如，通过诸如导线或导线迹线的低阻抗连接）彼此直接连接。

此外，如果第二端子处的信号等于第一端子处的信号，则第一端子直接连接到第二端子，其中不应考虑由于导体电阻引起的寄生效应或轻微损失。换言之，彼此直接连接的两个端子通常通过导线迹线或导线来连接，之间没有附加的元件。

此外，晶体管的第一端子可以是晶体管的源极端子或发射极端子，或者可以是晶体管的漏极端子或集电极端子。晶体管的第二端子可以是晶体管的漏极端子或集电极端子，或者可以是晶体管的源极端子或发射极端子。晶体管的控制端子可以是晶体管的栅极端子或基极端子。因此，晶体管的可切换路径可以是晶体管的漏极源极路径或发射极集电极路径。主要的晶体管电流通常从晶体管的第一端子路由到第二端子，或者相反。

此外，如果两个耦合的节点或端子之间的耦合路径（例如，晶体管的可切换路径）处于低阻抗状态，则这两个节点或端子是电气耦合的，而如果耦合路径处于高阻抗状态，则这两个节点或端子是电气解耦合的。