[发明专利]基于FPGA的芯片测试装置及方法

权利要求书

1.一种基于FPGA的芯片测试装置，包括上位机、FPGA板、待测板，其特征在于FPGA板经USB总线与上位机相连接，FPGA板与待测板相连接，其中待测板内设有芯片封装插座，包括分别与FPGA板相连接的DIP封装插座、SSOP封装插座、QFP封装插座、SOP封装插座。

2.根据权利要求1所述的一种基于FPGA的芯片测试装置，其特征在于上位机内设有用于设定待测芯片引脚数量、引脚属性的引脚参数设定模块；输入端与引脚参数设定模块相连接输出端与FPGA板相连接的引脚指令输出模块；用于生成芯片测试时序信号的测试时序信号发生模块；与测试时序信号发生模块的输出端相连接的测试时序发送模块；用于接收待测芯片引脚输出数据的反馈信号采集模块，与反馈信号采集模块相连接的用于根据反馈信号绘制测试结果时序图并将其显示输出的测试结果输出模块。

3.根据权利要求1所述的一种基于FPGA的芯片测试装置，其特征在于FPGA板上设有用于接收上位机发送指令的指令接收模块，输入端与指令接收模块相连接输出端与待测板相连接的用于输出引脚状态设定信号的引脚状态设定输出模块，输入端与待测板内待测芯片的输出引脚相连接的芯片输出信号接收模块，与芯片输出信号接收模块相连接的反馈信号上传模块，其中指令接收模块与反馈信号上传模块均经USB总线与上位机相连接。

4.根据权利要求1所述的一种基于FPGA的芯片测试装置，其特征在于USB总线采用FT245的USB通信芯片实现。

5.根据权利要求1所述的一种基于FPGA的芯片测试装置，其特征在于待测板上的芯片封装插座内设有两个以上的芯片引脚连接电路，每个芯片引脚电路用于对应连接待测芯片的一个引脚，所述芯片引脚连接电路内设有一个PMOS管、一个NMOS管，其中PMOS管的G极与/VCC_select端相连接，B极与D极与VCC端相连接，G极与D极之间串接阻值为10kΩ的电阻，S极与data端相连接，NMOS管的G极与GND_select端相连接，B极与S极均与GND端相接，D极与data端相连接，G极与S极之间串接一个阻值为10KΩ的电阻。

6.根据权利要求1所述的一种基于FPGA的芯片测试装置，其特征在于待测板中各芯片封装插座的编号相同的引脚连接在一起，即8引脚SOP封装的第i号引脚、16引脚SOP封装的第i号引脚、16引脚DIP封装的第i号引脚、64引脚QFP封装的第i号引脚、28引脚SSOP封装的第i号引脚均连接在一起。

7.一种利用如权利要求1-6中任意一项所述的基于FPGA的芯片测试装置测试芯片的方法，包括以下步骤：

步骤1：用户通过上位机内的引脚参数设定模块设定待测芯片的引脚参数，包括引脚数量，各个编号引脚的属性；

步骤2：用户通过上位机内的测试时序信号发生模块为待测芯片的所有输入引脚生成测试时序信号；

步骤3：上位机内的引脚指令输出模块将步骤1中设定的引脚参数信息经USB总线发送至FPGA板，FPGA板内的引脚状态设定输出模块向与其相连接的待测板输出高/低电平信号，使待测芯片的引脚设定成相应的状态；

步骤4：上位机内的测试时序发送模块将步骤2中生成的测试时序信号经USB总线发送至FPGA板，FPGA板根据测试时序信号将相应的高低电平逻辑送至待测芯片的各输入引脚，同时读取待测芯片各输出引脚的电平值，并将读取的值经USB总线反馈至上位机；

步骤5：上位机内的测试结果输出模块根据反馈信号绘制测试结果时序图并将其显示输出。