[发明专利]半导体器件的制造方法

说明书

对相关申请的交叉引用

在2012年9月26日提交的日本专利申请No.2012-212494的公开内容（包括说明书、附图和摘要）以引用的方式全文并入本文。

技术领域

本发明涉及用于制造半导体器件的技术，并且涉及可有效地应用于用于制造例如树脂密封的半导体器件的技术的技术。

背景技术

日本专利特开No.2001-257291描述了一种技术，在该技术中，钎焊材料（例如，焊料）被用于一个导电通路与一个电路元件之间的耦接，然而导电糊膏（例如，Ag糊膏）被用于另一个导电通路与另一个电路元件之间的耦接。

在日本专利特开No.2010-114454中，一个半导体芯片被安装于布线基板之上，并且布线基板与一个半导体芯片使用第一焊料来相互耦接。该第一焊料由高熔点焊料（例如，含有Pb（铅）的Pb（铅）-Sn（锡）焊料）形成，该高熔点焊料在等于或大于例如280℃的温度处于液态。此外，该另一个半导体芯片还被安装于布线基板之上，并且布线基板与该另一个半导体芯片使用第二焊料来相互耦接。该第二焊料由例如无铅焊料（例如，锡（Sn）-银（Ag）-铜（Cu）焊料）形成，该无铅焊料不含有在等于或大于200℃的温度处于液态的Pb（铅）。

日本专利特开No.2008-53748描述了一种技术，在该技术中，控制功率MOSFET芯片和同步功率MOSFET芯片被提供。然后，在控制功率MOSFET芯片和同步功率MOSFET芯片各自的后表面上的漏极端子经由例如管芯结合材料（例如，银糊膏）分别结合到输入侧的板状引线部分以及输出侧的板状引线部分。

发明内容

半导体器件由例如具有形成于其内的半导体元件（例如，MOSFET（金属-氧化物-半导体场效应晶体管））的半导体芯片，以及被形成为覆盖该半导体芯片的封装形成。这样的半导体器件的封装结构包括各种类型，例如，BGA（球栅阵列）封装、QFP（方形扁平封装）封装及QFN（方形扁平无引脚封装）封装。

在此，主要关注例如QFN封装。在使用MAP成型技术来制造QFN封装的技术中，所采用是通过将带施加于基板的后表面来抑制树脂泄漏到后表面端子中的技术。

在此，例如，可以存在其中存在着在第一温度加热用于将半导体芯片结合到形成于基板上的芯片安装部分的粘合剂的步骤的情况。在这种情况下，如果在该加热步骤之前将带预先施加于基板的后表面，则当第一温度高于带的耐热温度时，带会无法经受住在上述第一温度的热处理。

因此，可以认为：带应在上述加热步骤执行之后才施加于基板的后表面。但是，在这种情况下，半导体芯片已经被安装于基板的上表面侧，并且因而可能难以在支撑基板的上表面侧的同时将带稳定地施加于基板的后表面。

本发明的其他目的及新特征根据关于本说明书及附图的描述将变得显而易见。

根据一种实施例，在执行了于第一温度加热第一导电粘合剂和第二导电粘合剂的加热步骤之后，执行用于将带施加于第一引线框的与其上安装有第一半导体芯片的面相对的面上的带施加步骤。在此，带施加步骤在支撑第一金属板的同时将带施加于第一引线框。

此外，根据一种实施例，在执行了于第一温度加热第一导电粘合剂和第二导电粘合剂的加热步骤之后，执行将带施加于第一引线框的与其上安装有第一半导体芯片的面相对的面上的带施加步骤。随后，在经由第三导电粘合剂将第二半导体芯片安装于第二芯片安装部分上之后，在第二温度加热第二导电粘合剂。在此，第二温度低于第一温度。

根据一种实施例，可以在确保施加于基板的后表面的带的耐热性的同时提高将带施加于基板的后表面的可靠性。

附图说明

图1是示出降压DC/DC转换器的电路配置的视图；

图2是示出在第一实施例中的半导体器件的封装配置的视图；

图3是从在第一实施例中的半导体器件的下表面（后表面）观察到的平面图；

图4是示出在第一实施例中的半导体器件的内部配置的视图；

图5是示出在使用个体成型技术来形成普通的QFN封装的情形中的树脂密封步骤的示例的截面图；

图6是示出在使用MAP成型技术来形成普通的QFN封装的情形中的树脂密封步骤的示例的截面图；

图7是示出其中带被预先地施加于引线框的后表面的配置的截面图；

图8是示出其中半导体芯片在带被施加于引线框的后表面的状态下被安装于芯片安装部分之上的配置的截面图；