[发明专利]降低MOS晶体管短沟道效应的方法在审

申请号：	201310438559.8	申请日：	2013-09-23
公开（公告）号：	CN104465383A	公开（公告）日：	2015-03-25
发明（设计）人：	赵猛	申请（专利权）人：	中芯国际集成电路制造（上海）有限公司
主分类号：	H01L21/336	分类号：	H01L21/336
代理公司：	上海思微知识产权代理事务所(普通合伙) 31237	代理人：	屈蘅;李时云
地址：	201203 ***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	降低 mos 晶体管沟道效应方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种降低MOS晶体管短沟道效应的方法。

背景技术

金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管。现如今，MOS晶体管已经被广泛地用于大部分的数字电路及部分模拟电路中。

但是，随着器件尺寸的缩小，会出现短沟道效应，从而影响器件性能。具体地说，当MOS晶体管的沟道长度缩短到可与源和漏耗尽层宽度之和相比拟时，器件将发生偏离长沟道的行为，沟道边缘(如源极、漏极及绝缘区边缘)的扰动将变得更加重要.因此器件的特性将不再遵守长沟道近似(long—channel approximation)的假设。这种因沟道长度缩短而发生的对器件特性的影响，通常称为短沟道效应。

更具体地说，在现有技术中，一个重要问题就是，源漏区杂质在退火工艺时会产生横向扩散，那么当栅极特征尺寸不断缩小时，这种横向扩散就会产生越来越严重的短沟道效应（SCE）；特别是有SiGe或SiC作为源漏区时，由于这个源漏区一般都是外延工艺产生的,所以都会同时原位外延掺杂相应的源漏区III-V族杂质，这种原位外延掺杂由于工艺控制的难度，存在更严重的短沟道效应。

由此，随着器件尺寸的不断缩小，希望能够提供一种能够有效地降低MOS晶体管短沟道效应的方法。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够降低MOS晶体管短沟道效应的方法。

为了实现上述技术目的，根据本发明，提供了一种降低MOS晶体管短沟道效应的方法，其包括：在硅片的阱中形成三角形源极和三角形漏极，其中三角形源极的一个角和三角形漏极的一个角相对，在三角形源极和三角形漏极的相互相对的角上分别形成轻掺杂源区和轻掺杂漏区，并且在硅片上依次形成第一介质层和第二介质层，而且在第一介质层和第二介质层形成栅极凹槽；对三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱进行刻蚀，使栅极凹槽进入阱；在栅极凹槽的部分侧壁形成氮化硅层，使得在三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱表面形成氮化硅层；利用硅对栅极凹槽进行部分填充，以使硅填充栅极凹槽处于衬底内的部分；对第一介质层进行湿法刻蚀，以使得未被硅填充的栅极凹槽的尺寸变大，从而形成扩大的栅极凹槽；在扩大的栅极凹槽中填充栅极材料。

优选地，第一介质层是氮化硅层。

优选地，第二介质层是二氧化硅层。

优选地，通过干法刻蚀对三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱进行刻蚀。

优选地，通过外延在栅极凹槽的部分侧壁形成氮化硅层。

优选地，填充栅极凹槽的硅是掺杂的硅。

优选地，填充栅极凹槽的硅掺杂有P或As。

优选地，栅极材料是金属或者多晶硅。

优选地，三角形源极和三角形漏极的材料为SiGe或者SiC。

在根据本发明优选实施例的降低MOS晶体管短沟道效应的方法中，通过产生掺杂有碳的层（碳化硅层），以达到阻挡源漏横向扩散的目的，从而有效改善短沟道效应及更严重的源漏穿通效应。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1至图6示意性地示出了根据本发明优选实施例的降低MOS晶体管短沟道效应的方法的各个步骤。