[发明专利]以太网CRC校验方法

说明书

技术领域

本发明属于以太网通信的快速编解码技术领域，涉及一种以太网CRC校验方法。

背景技术

随着以太网技术在工业领域应用的日益广泛，网络数据通信成为工业数据交互的主要方式，然而工业以太网中很多通讯协议都是该领域独有的，因此，即便主流的网络芯片可以提供数据通信上的帮助，但具体到业务领域还是存在很大的缺陷，比如无法过滤业务数据，无法精确定时发送数据等。

百兆以太网数据包在结尾处都会附带一个32位的CRC校验码。CRC即循环冗余校验码，是数据通信领域中最常用的一种差错校验码，信息字段和校验字段的长度可以任意选定，在以太网通信中，它跟在有效报文后面发送。CRC校验的实质是将CRC多项式与待校验字节做移位异或运算，由于一个字节共有256种结果，故运算结果也有256种，CRC查表法就是将此256种结果提前储存在常量数组中，在计算时，只需根据待校验字节所代表的数组位置直接查找结果即可。CRC校验的算法分为两种：串行位算法、并行字节算法。串行位算法是将接收到的每一位数据与CRC生成多项式作一次逻辑运算，直到接收完毕，该方法效率较低，一个时钟周期仅能计算一位数据；并行字节算法效率较高，它以一个字节为单位，将每个字节共256种结果存储在常量数组中，计算时直接查表即可，一个时钟周期可以计算8位数据，但该算法一般都在接收完整一帧数据才开始，当网络数据量较大的时候，依然不能满足要求，因此需要一种效率更高的技术来支撑以太网越来越高速的数据量。

发明内容

本发明的目的是提供一种以太网CRC校验方法，以解决现有校验方法无法满足以太网数据量越来越大的问题。

为实现上述目的，本发明的以太网CRC校验方法技术方案如下：在接收以太网一帧数据的同时对接收到的数据逐一字节进行CRC运算，记录运算得到的CRC并存储，将该运算得到的CRC与最后接收数据中的CRC进行比对，实现CRC校验。

进一步的，将接收到的数据依次存入一个FIFO的四字节CRC待校验缓冲区，对溢出的每一个字节数据进行查表，得到该字节的CRC并存储带入下一次运算，直到接收数据完成，将最后CRC待校验缓冲区接收到的CRC与计算得到的CRC进行比对，完成CRC校验。

所述每接收到一个字节的数据，在存入CRC待校验缓冲区的同时存入数据缓冲区。

所述运算得到的CRC与最后接收数据中的CRC进行比对，若是两CRC不同，则传输过程中出现了误码，数据缓冲区存储的数据无效。

所述直到接收数据完成是当最后一个字节传输完成，存入CRC待校验缓存区后，CRC待校验缓存区内储存的四个字节数据为待校验的CRC码；同时待校验的CRC码前一字节的最后一个有效数据的CRC校验计算完成，将CRC待校验缓存区内存储的待校验CRC与计算得到的CRC进行比对便可得知该帧数据是否在传输过程中出现了误码。

进一步的，在发送数据过程中，每发送一个字节的数据，就查表得到该字节的CRC，并带入下一次运算，直到数据发送结束，形成最终的CRC数据包发送到链路上。

所述数据的发送或接收通过PHY芯片的RMII接口完成，FPGA与PHY芯片通过RMII接口连接。

本发明的以太网CRC校验方法，在收发以太网报文的过程中以查表法为基础，在接收数据、发送数据的同时进行CRC运算，整个计算过程与编解码过程是同步的，不占用额外的时钟周期，极大提高了数据处理的速度和效率；FPGA与PHY芯片通过RMII接口连接，RMII接口在每个时钟周期仅传输两位数据，传输一个字节需要四个周期，而将待校验字节查表，则需要两个时钟周期，因此，从时间效率上分析，可实现接收数据或发送数据的同时进行CRC校验；采用FPGA+PHY的硬件架构，利用FPGA丰富的I/O资源与多个PHY芯片的收发管脚直接相连，并利用FPGA并行处理数据的特性，可同时对多个网口数据进行编解码和CRC校验。

附图说明

图1是CRC接收校验流程图；

图2是CRC发送校验流程图；

图3是实施例的硬件架构图。

具体实施方式