[发明专利]一种高速数字噪声源

说明书

技术领域

本发明涉及一种噪声源的产生，特别是提供了一种基于FPGA的高速数字噪声源的产生方法。

背景技术

现有的产生噪声源的技术方案中，基于现场可编程门阵列(FPGA)的高频噪声源一般是利用振荡器输出一个高频类时钟信号，再用一个较低频率的纯净时钟对其进行采样数字化，然后输出。所产生的高速数字噪声源可用于产生随机数，在保密通信、信息安全、密码学等领域有着诸多应用。

其中，用于产生高频类时钟信号的振荡器通常分为差分振荡器和单端振荡器两种，不同的振荡器对不同噪声源的敏感程度是不一样的。差分振荡器对电源及基底噪声的敏感度不如单端振荡器，呈现出较高的共模抑制比；而单端振荡器极易受到电压摆动或输入信号中直流信号的影响。

根据FPGA的基本组成单元LUT的特性，系统高频类时钟信号频率已然进入GHz量级，其中心频率十分关键。频率过低，会导致最终生成随机数的速率降低或是生成随机数的随机性不能满足要求；如果过高，则使得FPGA底层基本器件开关速度大幅度提高，进而导致局部动态功耗增大，局部温度过高，极有可能使FPGA底层基本器件损坏，致使噪声源功能失效。

因此，对本领域技术人员而言，振荡器在FPGA内部工作时存在功耗大、输出频率低的问题。

发明内容

本发明提出了一种高速数字噪声源，该高速数字噪声源可以解决基于FPGA的高速数字噪声源功耗大、输出速率低的问题。

本发明采用以下技术方案解决上述技术问题：

一种高速数字噪声源，该噪声源基于FPGA实现，利用振荡器输出一个高频、大抖动时钟信号，再使用低频纯净时钟对其进行采样，最后输出所得信号，其特征在于：高频、大抖动时钟信号的中心振荡频率在1.5GHz～3GHz的范围内。

进一步地，所述的高频、大抖动时钟信号是基于奇数个非门构成的环路产生的。为了有效控制噪声源的功耗，增加了控制环路闭合、断开的开关信号。

进一步地，所述的高速数字噪声源采用冗余设计，通过噪声源后端实时检测，如果检测到噪声源功能失效，则自动启动冗余噪声源并对功能失效的噪声源进行替换。

本发明的有益效果包括：

1、高频、大抖动时钟信号的中心振荡频率过低，会导致最终生成随机数的速率降低或是生成随机数的随机性不能满足要求；如果过高，则会使FPGA底层基本器件开关速度大幅度提高，导致局部动态功耗增大，局部温度过高，极有可能使FPGA底层基本器件损坏。因此，高频、大抖动时钟信号的中心振荡频率在1.5GHz～3GHz的范围内，既能满足速度的要求，也不至于使FPGA受到较大的损坏。

2、控制环路闭合与断开的开关信号，可以有效控制噪声源的功耗。

3、高速数字噪声源采用冗余设计，可有效防止噪声源功能失效。

具体实施方式

本实施例采用的高速数字噪声源是基于FPGA实现，利用振荡器输出一个高频、大抖动时钟信号，再使用低频纯净时钟对其进行采样，最后输出所得信号。

噪声源的功耗主要由高频、大抖动时钟信号决定，所述的高频、大抖动时钟信号的产生是基于奇数个非门构成的环路。其中，为了控制噪声源的动态功耗，所述的噪声源增加了控制环路闭合与断开的开关信号。

噪声源是通过低频纯净时钟采样高频、大抖动时钟信号实现的，这里的高频、大抖动时钟信号的中心振荡频率尤为关键。如果过低，可能导致最终生成随机数的速率降低或是生成随机数的随机性不能满足要求；而过高，则会使FPGA底层基本器件开关速度大幅度提高，进而导致局部动态功耗增大，局部温度过高，极有可能使FPGA底层基本器件损坏。综上，本发明所述的高频、大抖动时钟信号的中心振荡频率控制在1.5GHz～3GHz的范围内，既能满足速率要求，也不至于使FPGA受到较大的损坏。

为了防止FPGA底层基本器件的局部温度过高而导致的器件损坏，从而致使噪声源功能失效，所述噪声源采用冗余设计，通过噪声源后端实时检测，如果检测到噪声源功能失效，则自动启动冗余噪声源并对功能失效的噪声源进行替换。

以上所述仅为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明创造的保护范围之内。