[发明专利]一种三模冗余措施的验证方法

说明书

技术领域

本发明属于一种可编程逻辑器件测试方法，具体涉及一种FPGA(Field Programmable Gate Array，现场可编程门阵列)三模冗余措施的高效验证方法。 

背景技术

自从数年前在空间应用中首次发生单粒子翻转(SEU)事件以来，半导体器件的容错就已经愈加重要。此后，为了使集成电路在恶劣环境下能正常使用，包括空间任务、卫星、航天等领域，对使用抗辐射电路需求的推动，人们对容错技术的研究不断增加。 

SEU是由高能粒子轰击双稳态单元，导致逻辑位“Q”发生翻转。这种效应不是永久破坏性的，通过重写可以恢复原来的状态，属于软故障。 

单粒子效应尤其是单粒子翻转SEU的发生是不可避免的，而且发生的几率很高，具体和飞行任务的轨道辐射环境有关。缓解SEU对器件的破坏作用的一种办法是采用抗辐射的生产工艺，目前广泛采用的SEU缓解的办法是容错设计。即通过硬件冗余、软件冗余或信息冗余等的容错结构设计来缓解SEU对系统的破坏影响，使得系统在不可避免SEU发生的情况下一旦遇到SEU仍能够正常的工作。 

传统验证三模冗余措施有效性的典型办法是采取实际情况模拟，即使用产生高能粒子的硬件设备对FPGA进行照射或者采取硬件故障注入的方式，受硬件的条件限制，且最终验证结果不确定，需多次实验。 

发明内容

本发明的目的是提供一种三模冗余措施的验证方法，解决高效经济验证FPGA三模冗余措施有效性的问题。 

本发明是这样实现的，一种三模冗余措施的验证方法，包括以下步骤： 

(1)生成经过三模冗余措施的综合后的FPGA网表文件，并选取经过三模冗余措施的关键寄存器的输入-输出； 

(2)将三模冗余情况分为有效和失效的情况进行考虑，一共有6种情况； 

(3)对所有的经过三模冗余措施的寄存器进行输入-输出结构选择并重复步骤(1)～步骤(2)，直至所有的寄存器三模冗余有效性的情况均得到验证； 

(4)根据6种情况分别在门级仿真和时序仿真情况下进行三模冗余措施的有效性验证。 

本发明的优点是，可以选定关键寄存器进行验证，最终测试结果可判断预测且可观测；既可以模拟实际情况，又可以模拟多种环境条件下的所有情况，可以准确验证三模冗余措施的有效性；验证时间短，无特殊硬件设备限制，操作简单、快捷且对环境和人没有安全威胁。 

附图说明

图1为本发明所提供的一种三模冗余措施的验证方法流程图。 

具体实施方式

下面结合附图和实施例对本发明进行详细介绍： 

如图1所示，一种三模冗余措施的验证方法，包括以下步骤： 

步骤1：使用开发工具生成经过三模冗余后的FPGA综合电路网表文件； 

步骤2：根据综合后电路网表文件选取经过三模冗余措施处理后的关键寄存器的输入-输出； 

步骤3：根据FPGA三模冗余结构原理，采用排列组合思想对所有情况进行分类：在三模冗余有效情况下，FPGA内寄存器被打翻的情况有种；在三模冗余无效的情况下，FPGA内部寄存器被打翻的情况有种；共有 C31+C32=6]]>种情况。 

步骤4：根据分类情况对选定关键寄存器进行打翻处理，“X”表示相应寄存器被打翻的情况，并验证最终输出； 

步骤5：将所有经过三模冗余措施的关键寄存器进行选定并重复步骤2～步骤4。 

步骤6：分别在门级仿真和时序仿真中，根据选定关键寄存器的所有打翻情况的最终输出判定三模冗余措施的有效性。