[发明专利]半导体器件的制作方法

说明书

一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底表面具有栅极结构；形成覆盖所述半导体衬底以及栅极结构的掩膜层；对所述掩膜层进行氧化处理，使得部分厚度的掩膜层转化为氧化层；图形化所述掩膜层和氧化层，以图形化的掩膜层和氧化层为掩膜，对位于栅极结构侧向区域的半导体衬底进行刻蚀，形成凹槽；形成填充满所述凹槽的应力层。本发明提供的半导体器件的制作方法，在对掩膜层进行氧化处理后，改善了形成应力层工艺的选择性，从而避免在形成应力层时，所述应力层的材料形成于掩膜层表面，优化半导体器件的电学性能。

技术领域

本发明涉及半导体制作领域，特别涉及半导体器件的制作方法。

背景技术

随着半导体技术的不断发展，载流子迁移率增强技术获得了广泛的研究和应用，提高沟道区的载流子迁移率能够增大MOS器件的驱动电流，提高器件的性能。

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高半导体器件的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS器件中的电子，PMOS器件中的空穴）迁移率，进而提高驱动电流，以此极大地提高半导体器件的性能。

目前，采用嵌入式锗硅（Embedded SiGe）或/和嵌入式碳硅（Embedded SiC）技术，即在需要形成PMOS区域的源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS器件的源区和漏区，在NMOS区域的源区和漏区的区域先形成碳硅材料，然后再进行掺杂形成NMOS器件的源区和漏区；形成所述锗硅材料是为了引入硅和锗硅（SiGe）之间晶格失配形成的压应力，以提高PMOS器件的性能。形成所述碳硅材料是为了引入硅和碳硅（SiC）之间晶格失配形成的拉应力，以提高NMOS器件的性能。

嵌入式锗硅和嵌入式碳硅技术的应用在一定程度上可以提高半导体器件的载流子迁移率，但是在实际应用中发现，半导体器件的制作工艺仍存在需要解决的问题。

发明内容

本发明解决的问题是提供一种优化的半导体器件的制作方法，改善形成应力层工艺的选择性，在应力层形成过程中，避免所述应力层的材料在不期望区域生长，提高半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底表面具有栅极结构；形成覆盖所述半导体衬底以及栅极结构的掩膜层；对所述掩膜层进行氧化处理，使得部分厚度的掩膜层转化为氧化层；图形化所述掩膜层和氧化层，以图形化的掩膜层和氧化层为掩膜，对位于栅极结构侧向区域的半导体衬底进行刻蚀，形成凹槽；形成填充满所述凹槽的应力层。

可选的，所述氧化处理的工艺为等离子体自由基氧化。

可选的，所述等离子体自由基氧化的反应气体为O2。

可选的，所述等离子体自由基氧化的具体工艺过程为：等离子功率为300瓦至2500瓦，反应腔室压强为0.1托至20托，O2流量为10sccm至10000sccm。

可选的，所述氧化层的厚度为5埃至100埃。

可选的，所述掩膜层的厚度为50埃至200埃。

可选的，所述掩膜层的材料为氮化硅。

可选的，所述掩膜层的形成工艺为化学气相沉积。