[发明专利]PMOS晶体管及其形成方法

说明书

一种PMOS晶体管及其形成方法，所述PMOS晶体管的形成方法包括：提供半导体衬底；在半导体衬底表面形成第一半导体层；在第一半导体层表面形成图形化掩膜层，覆盖部分第一半导体层；以图形化掩膜层为掩膜，刻蚀第一半导体层，形成第一凹槽，第一凹槽暴露出部分半导体衬底的表面；在第一凹槽内形成第二半导体层，第二半导体层材料的禁带宽度大于第一半导体层材料的禁带宽度；在第二半导体层表面形成介质层，所述介质层的表面与图形化掩膜层的表面齐平；去除图形化掩膜层，形成第二凹槽；在第二凹槽内形成栅极结构；去除栅极结构两侧的介质层，在第二半导体层内形成源极和漏极。上述PMOS晶体管的形成方法能够提高PMOS晶体管的性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种PMOS晶体管及其形成方法。背景技术

MOS晶体管是集成电路中最基础的电子元件，MOS晶体管的性能对整个芯片的性能有巨大的影响。

请参考图1，为现有技术的MOS晶体管的结构示意图。

所述MOS晶体管包括：半导体衬底10；位于半导体衬底10表面的栅极结构20，所述栅极结构20包括位于半导体衬底10表面的栅介质层21和位于所述栅介质层21表面的栅极22；位于栅极结构20两侧侧壁表面的侧墙30；位于所述栅极结构20两侧的半导体衬底10内的源极和漏极40。根据MOS晶体管内载流子类型不同，所述MOS管可以是NMOS晶体管或者PMOS晶体管，所述NMOS晶体管的载流子为电子，而PMOS晶体管的载流子为空穴。

现有技术中采用的半导体衬底10的材料一般为硅，即所述MOS晶体管的栅极结构20下方的沟道区域材料为硅。

而由于NMOS晶体管中，载流子为电子，在硅中迁移率较大，NMOS晶体管具有较高的饱和电流；而PMOS晶体管中，载流子为空穴，空穴在硅中的迁移率较低，导致PMOS晶体管的饱和电流较低，所述PMOS晶体管的性能有待进一步的提高。

发明内容

本发明解决的问题是提供一种晶体管的形成方法，提高PMOS晶体管的性能。

为解决上述问题，本发明提供一种PMOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成第一半导体层；在所述第一半导体层表面形成图形化掩膜层，所述图形化掩膜层覆盖部分第一半导体层；以所述图形化掩膜层为掩膜，刻蚀所述第一半导体层，形成第一凹槽，所述第一凹槽暴露出部分半导体衬底的表面；在所述第一凹槽内形成第二半导体层，所述第二半导体层的材料的禁带宽度大于第一半导体层的材料的禁带宽度；在所述第二半导体层表面形成介质层，所述介质层的表面与图形化掩膜层的表面齐平；去除所述图形化掩膜层，形成第二凹槽；在所述第二凹槽内形成栅极结构；去除所述栅极结构两侧的介质层，在所述栅极结构两侧第二半导体层内形成源极和漏极。

可选的，所述第一半导体层的材料为硅锗。

可选的，所述第一半导体层的厚度为2nm～200nm。

可选的，所述图形化掩膜层包括位于所述第一半导体层表面的氧化硅层和位于所述氧化硅层表面的氮化硅层。

可选的，所述第二半导体层的材料为硅。

可选的，在所述第一凹槽内形成第二半导体层的工艺为选择性沉积工艺。

可选的，所述第二半导体层的表面与第一半导体层的表面齐平。

可选的，形成所述介质层的方法包括：在所述第一凹槽内填充介质材料，所述介质材料填充满第一凹槽并覆盖图形化掩膜层的表面；以所述图形化掩膜层的表面为停止层，采用化学机械掩膜工艺对所述介质材料进行平坦化，形成所述介质层。

可选的，所述介质层的材料为氧化硅。