[发明专利]阵列基板及其制作方法

说明书

技术领域

本发明涉及显示领域，尤其涉及一种阵列基板及其制作方法。

背景技术

阵列基板上设有栅线、数据线、薄膜晶体管、像素电极等结构；上述结构均采用由不同层的导电材质构成。通常阵列基板为分层结构包括形成栅极的栅极金属层、形成薄膜晶体管源极和漏极的源漏金属层以及形成像素电极的像素电极层等。有的阵列基板上还包括形成公共电极的公共电极层。其中，栅线与薄膜晶体管的栅极相连；数据线与薄膜晶体管的源极相连；栅线用以开启薄膜晶体管，数据线用以通过所述薄膜晶体管向像素电极输入电压信号；栅线在阵列基板的边缘处形成栅极信号线用以与栅极驱动相连；所述栅线和数据线可以统称为信号线；在阵列基板的边缘用于与驱动电路进行连接的非显示区域内设有布线区域（或称为fanout扇区）；每一条所述信号线均包括分布在阵列基板显示区域的部分以及分布在阵列基板非显示区域部分；通常所述布线区域内集中若干条信号线用于驱动的连接部分。

信号线在所述布线区域集中的过程中，将造成信号线所走过的路径的远近不同，信号线所走过的路径不同，在导电材质以及信号线宽度一致的情况下，形成的信号线的长度差，将导致信号线形成电阻差。从而信号线长度长短影响了电信号传输的路径的长短，从而导电通路长度不一，造成电阻电容差异，最终导致信号传输过程中形成不同时延，从而形成显示不良。

为了解决上述问题，现有的做法将位于布线区域内的信号线以折线方式形成导电通路，从而延长其长度，以形成与其他信号线差不多的长度，从而确保信号线与信号线之间的电阻差在预定的范围内，从而保证各信号线对传输信号的时延一致。具体的如图1所示，图中虚线围成的区域为布线区域即所述布线区域S-S’，布线区域S-S’内设有靠近布线区域S-S’边缘的信号线011以及位于布线区域S-S’中间的信号线012。为了使信号线011与信号线012形成等电阻的导通路径，将所述信号线012做成了折线状，但是形成折线将导致信号线所占的布线区域的宽度变宽。现有技术采用在阵列基板的同一层上形成折线时则所述信号线012所占宽度为d，从而同样面积的布线区域所能容纳的信号线数目减少，进而导致驱动（COF等）数量增加，驱动数量的增加必然导致驱动IC的增加，最终导致了成本的增加。

发明内容

（一）发明目的

针对上述问题，本发明旨在提供一种可以减少连接信号线所占的面积，从而有利于提高连接信号线的密集度，从而减少驱动成本，且有利于缩小边框的阵列基板及其制作方法。

（二）技术方案

为达上述目的，本发明阵列基板，包括设置在非显示区域的多个布线区域，所述布线区域内设置有若干信号线，每一所述布线区域内至少部分所述信号线由位于不同层的导线串接而成；同一布线区域内任意两根信号线的电阻差均在阈值范围内。

优选地，所述导线位于栅极金属层、源漏金属层、像素电极层或公共电极层。

优选地，所述栅极金属层、源漏金属层、像素电极层以及公共电极层中任意两层之间均设有绝缘层；位于不同层的导线通过设置在所述绝缘层上的过孔进行串接。

优选地，同一所述信号线的不同层导线均位于同一截面内；

所述截面垂直于所述阵列基板所在的平面。

优选地，所述信号线一端与显示区域的数据线或栅线相连接，另一端与驱动电路连接。

优选地，形成同一所述信号线的至少一层中包括两条以上间断的导线。

优选地，形成同一所述信号线的每一层都仅包括一条导线，不同层间的导线通过过孔串接形成所述信号线。

为达上述目的，本发明阵列基板的制作方法，包括形成位于非显示区域且与栅线或数据线相连的信号线的步骤，所述信号线由位于不同层的导线串接而形成；

其中，所述信号线位于所述阵列基板的非显示区域的布线区域内；且同一布线区域内任意两根信号线的电阻差均在阈值范围内。

进一步地，具体包括：

在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的若干间断的第一导线；

在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；

对应于所述第一导线的端点处形成贯穿栅绝缘层和有源层的第一过孔；

在所述有源层之上形成包括源极、漏极以及数据线的源漏金属层，且同时在所述第一导线的间断对应处形成第二导线，并在所述第一过孔内填充用以形成所述源极、漏极以及信号线的导电材料以串接所述第一导线和第二导线。

进一步地，具体包括：

在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的若干间断的第一导线；