[发明专利]栅压自举开关电路有效
申请号: | 201310424298.4 | 申请日: | 2013-09-17 |
公开(公告)号: | CN103532534A | 公开(公告)日: | 2014-01-22 |
发明(设计)人: | 宁宁;王成碧;李华省;刘志华;李靖;吴霜毅;于奇 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H03K17/687 | 分类号: | H03K17/687 |
代理公司: | 成都虹桥专利事务所(普通合伙) 51124 | 代理人: | 刘世平 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 开关电路 | ||
技术领域
本发明涉及集成电路技术,特别涉及栅压自举开关电路。
背景技术
随着技术的发展,高速高精度已成为模数转换器的设计目标。流水线模数转换器(Pipelined ADC)作为目前主流的ADC产品之一,能够很好的兼顾速度与精度的要求。在流水线模数转换器中,带乘法的数模转换器(MDAC)作为其重要组成部分,其性能决定了整个流水线模数转换器的性能。随着工艺尺寸的缩小,应用于带乘法的数模转换器中的开关电路无疑面临着新的挑战。针对采样保存电路中的开关电压研究越来越多,其要求是高线性度,高速;针对带乘法的数模转换器中的开关电路,其要求是低导通电阻,面积小,而目前这种要求的开关电路研究几乎是空白。
在模拟电路中,通常用MOS晶体管来实现开关的功能。以N型MOS开关为例,MOS管的导通电阻与栅源电压有关,栅源电压越小导通电阻越大。一般在开关导通时,栅极电压固定在一个高电平(通常接最高电平,也就是电源电压),源极接输入信号,因而导通电阻会随着输入信号的变化而变化,特别是当信号电压接近栅极电压时,NMOS管接近关断。
为了能处理接近电源电压的信号,栅压自举技术通过抬高栅极电压使其高于电源电压。图1所示为一种现有的栅压自举开关电路。图1中,第一NMOS管MN1实现开关功能,其余部分为栅压自举电路,在两相时钟(正向时钟信号CLKP和反向时钟信号CLKN)的控制下将第一节点N1抬高至电源电压以上。该电路有两个工作状态:
(1)当CLKP为低电平,CLKN为高电平时,电路处于预充放电状态。假设电源电压VDD为X,此时第二节点N2为两倍的X,第四NMOS管MN4导通,同时第十一NMOS管MN11也导通,电容三C3被充电至X。同时,第一PMOS管MP1导通,第四节点N4充电至X,使得第二PMOS管MP2关断。并且第十NMOS管MN10导通,第一节点N1被拉低到零,第一NMOS管MN1,第七NMOS管MN7,第八NMOS管MN8都关断。在该状态下实现开关的关断。
(2)当CLKP为高电平,CLKN为低电平时,电路进入栅压自举工作状态。此时第二节点N2为X,第四NMOS管MN4关断,同时第十NMOS管MN10也关断。另外,第六NMOS管MN6导通,第四节点N4被拉低,第二PMOS管MP2导通,第一节点N1被拉高,从而第一NMOS管MN1,第八NMOS管MN8都导通。第八NMOS管MN8导通后,电容三C3下极板(第五节点N5)被抬高至接近输入端的输入信号Vin,由于第三节点N3、第一节点N1没有额外的电流通路,故第三节点N3、第一节点N1也被抬高相同的电压,这样自举后的电压接近为X+Vin。最终实现了一个高于电源电压且随输入变化的栅极电压,这样第一NMOS管MN1的栅源电压将被固定在X。
然而可以看到,在工作状态(1)中,为了使第四NMOS管MN4导通,用到了带电容的电荷泵结构来使第二节点N2的电压抬高到2X,这样额外引入的电容将会占用很大的面积,特别针对纳米级工艺。另外在工作状态(2)中,当第八NMOS管MN8导通后,输入相当于直接接到电容三C3的下极板,再加上由第十一NMOS管MN11、第四NMOS管MN4、第五NMOS管MN5、第九NMOS管MN9、第十NMOS管MN10所引入的寄生电容,这样加在输入端的容性负载会大大增加,要想使开关正常工作则必须增大输入级的驱动能力。再者由上面的分析得到的第一NMOS管MN1栅源电压为固定的X,当需要得到更低的导通电阻,增大栅源电压,适当大于X时候,这种架构就不适用。
发明内容
本发明的目的是克服目前栅压自举开关电路电路占用面积较大且输入端容性负载也较大的缺点,提供一种栅压自举开关电路。
本发明解决其技术问题,采用的技术方案是,栅压自举开关电路,其特征在于,包括栅压抬高电路、栅极充放电电路、输入缓冲电路及开关电路,所述栅压抬高电路与栅极充放电电路连接,输入缓冲电路与栅压抬高电路连接,栅极充放电电路与开关电路连接。
具体的,所述栅压抬高电路包括时钟信号输入端、第一NMOS管、第二NMOS管、栅压自举电容、地线及电源电压输入端,所述时钟信号输入端与第一NMOS管的栅极及第二NMOS管的栅极连接,第二NMOS管的源极通过栅压自举电容与第一NMOS管的漏极连接,第二NMOS管的源极与栅极充放电电路连接,其漏极与电源电压输入端连接,第一NMOS管的源极与地线连接,其漏极与输入缓冲电路连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310424298.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种经轴纱段染生产方法
- 下一篇:即湿式逃生毛巾储存器