[发明专利]一种同步串行通信接口装置无效
申请号: | 201310420698.8 | 申请日: | 2013-09-16 |
公开(公告)号: | CN103454951A | 公开(公告)日: | 2013-12-18 |
发明(设计)人: | 陈在平;贾超;倪建云;陈志同 | 申请(专利权)人: | 天津理工大学 |
主分类号: | G05B19/042 | 分类号: | G05B19/042 |
代理公司: | 天津佳盟知识产权代理有限公司 12002 | 代理人: | 李益书 |
地址: | 300384 天津市西青*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 同步 串行 通信 接口 装置 | ||
1.一种同步串行通信接口装置,其特征在于该装置由主控制单元、同步时钟接收单元和同步数据输出单元三部分构成,其中,
主控制单元包括:
微处理器,微处理器作为主控制器与用户接口连接,根据所接收到的同步时钟信号,将异步串行数据或者并行数据转换为同步数据输出;
用户接口,用户接口作为外部设备与主控制单元的连接桥梁,实现用户数据向主控制单元的传输;
同步时钟接收单元包括:
同步时钟信号接口,用于接收同步串行通信主机向本通信接口发送的同步时钟差分信号;
同步时钟接收电路,通过同步时钟信号接口接收同步时钟差分信号,将所接收到的同步时钟差分信号转换为单端信号传送至主控制单元,以便主控制单元根据同步时钟信号传输数据;
同步数据输出单元包括:
同步数据发送电路,与主控制单元连接,将主控制单元输出的数据转化为差分方式,通过数据输出差分接口传送至同步串行主机;
数据输出差分接口,用于本通信接口与同步串行通信主机数据传输的连接,将同步数据发送电路输出的数据传送至主机。
2.如权利要求1所述的装置,其特征在于,
所述主控制单元中的微处理器,主要用于检测同步串行通信主机所发送的同步时钟的下降沿和上升沿,在同步时钟的第一个下降沿,微处理器开始准备需要发送的数据,之后,在同步时钟的每一个上升沿发送一位数据,从高位到低位依次传送,当最后一位数据发送完毕,微处理器将数据输出端拉低,同时延时13~25us,再将数据输出端拉高,等待下一次数据传输;由于同步时钟频率125KHZ/250KHZ/500KHZ/1MHZ四种可选,相应的同步时钟周期分别为8us/4us/2us/1us,主控制单元为实现在一个同步时钟周期内完成一位数据传输,微处理器采用汇编语言编写数据传输处理部分程序,一方面可以提高程序执行速度,另一方面可以准确计算程序运行时间,以便在程序运行时间内微处理器根据不同的同步时钟频率完成数据传送;另外,微处理器采用I/O引脚直接查询的方式检测同步时钟上升沿与下降沿,相对于中断方式,省去了保护断点和中断返回的过程,缩短了对时钟信号上升沿和下降沿的判断时间,从而更进一步保证主控制单元准确的发送每一位数据。
3.如权利要求1所述的装置,其特征在于,
所述同步时钟接收单元,主要用于接收同步串行通信主机发送的同步时钟差分信号,将同步时钟差分信号转换为单端信号送至微处理器的时钟信号接收引脚,以便其检测同步时钟上升沿发送数据,其中,为了提高时钟信号传输的可靠性与准确性,同步时钟接收单元采用波特率为10M的光耦做为同步时钟接收芯片。
4.如权利要求1所述的装置,其特征在于,
所述同步数据输出单元,实现将微处理器根据检测到的同步时钟信号上升沿发送的数据转换为差分方式,传输至同步串行通信主机;依据本同步串行通信协议标准,该接口在电气上可直接采用 RS-422的电气接口,另外,同步数据输出速率与同步时钟频率相对应,由于同步时钟频率最高可达1MHZ,因此,所述数据输出单元采用具有2.5Mbps传输速率上限的RS-422发送驱动器作为同步数据发送芯片。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津理工大学,未经天津理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310420698.8/1.html,转载请声明来源钻瓜专利网。