[发明专利]三角积分调变器以及三角积分调变方法

说明书

技术领域

本发明所揭露的实施例是关于如何将模拟信号转换为数字信号，更具体地说，是关于一种使用一混合式额外回路延迟（excess loop delay，ELD）调整机制（即使用一个以上的额外回路延迟调整电路）的三角积分调变器（delta-sigma modulator，ΔΣmodulator）以及相关三角积分调变方法。

背景技术

以往的信号处理多是仰赖模拟电路设计，但近来在许多领域中，数字信号处理逐渐取代模拟电路，其中需要靠模拟数字转换器来将模拟信号转换为数字信号。举例来说，三角积分模拟数字转换器（delta-sigma analog-to-digital converter，ΔΣADC）可以将大范围频宽（从直流到数百万赫兹）内的模拟信号转换为数字信号。一般来说，三角积分模拟数字转换器的核心部分是一三角积分调变器，其负责将模拟输入信号数字化并减少低频噪声。此架构具有噪声整型(noise shaping)功能，可将低频噪声（例如量化噪声）往高频方向推出频带内(in-band)（亦即所要的频带）之外。由于三角积分模拟数字转换器具有噪声整型功能，在低频、高精确度的应用中相当受到欢迎。

大多数情况下，三角积分模拟数字转换器的实作是采用离散拓扑（discrete topology），然而，输入频宽便因此受限于滤波器中取样操作的速度。而连续时间三角积分模拟数字转换器的好处在于滤波器中并不对信号进行取样，所以仅有量化器的取样操作会受到最高取样频率的限制。理想上，回授路径上的数字模拟转换器可在量化器的时脉缘变化时立即做出反应，不过实际上从量化器的取样到数字模拟转换器产生反应之前会有一段延迟时间，这段延迟时间的长度会因为量化器的输入和量化位准之间的差距而有所不同。由于时脉误差会经过回授路径上的数字模拟转换器而持续地在回路滤波器中的积分器进行累积，如此一来，便会使得连续时间三角积分模拟数字转换器的效果大打折扣。为避免这样的现象，通常会利用一延迟时脉来闩锁量化器输出以改善量化器延迟，因而同时造成一个固定的额外回路延迟，这样的额外回路延迟会使得连续时间三角积分模拟数字转换器的整体信号转移函数以及噪声转移函数和原本想要的不同。因此，本领域亟需一种机制来调整/补偿上述的额外回路延迟所产生的效应。

发明内容

依据本发明的示范性实施例，提出一种使用一混合式额外回路延迟调整机制（即使用一个以上的额外回路延迟调整电路）的三角积分调变器以及相关三角积分调变方法，以解决上述问题。

依据本发明的一第一实施例，揭露一种三角积分调变器，包含有一三角积分调变回路以及多个额外回路延迟调整电路。该三角积分调变回路会将一模拟输入转换为一数字输出，该些额外回路延迟调整电路会依据该数字输出来执行不同的额外回路延迟调整，以共同调整该三角积分调变回路的一额外回路延迟。

依据本发明的一第二实施例，揭露一种三角积分调变方法，包含有：通过一三角积分调变回路来将一模拟输入转换为一数字输出：以及使用不同的额外回路延迟调整机制，并依据该数字输出来共同调整该三角积分调变回路的一额外回路延迟。

通过使用本发明所提出的机制，可以调整/补偿现有技术中使用额外回路延迟所产生的不良效应，进而改善整体的效能。

附图说明

图1是使用一第一种额外回路延迟调整机制的一三角积分调变器的示意图；

图2是使用一第二种额外回路延迟调整机制的一三角积分调变器的示意图；

图3是使用一第三种额外回路延迟调整机制的一三角积分调变器的示意图；

图4是使用一第四种额外回路延迟调整机制的一三角积分调变器的示意图；

图5是使用一第五种额外回路延迟调整机制的一三角积分调变器的示意图；

图6是使用一混合式额外回路延迟调整机制的一三角积分调变器的示意图；

图7是基于图6所示架构的一示范性三角积分调变器的示意图。

附图标记

100、200、300、400、

500、600、700             三角积分调变器

102、202、302、402、602   三角积分调变回路

104、204、304、404、

504、604_1～604_N         额外回路延迟调整电路

112、128、528             加法器

114、314、414             回路滤波器