[发明专利]具有无源能量元件的半导体封装器件

说明书

技术领域

本发明涉及一种具有无源能量元件的半导体封装器件。

背景技术

在制造半导体器件时采用的传统制造工艺使用微平板印刷技术以使集成电路的图案形成到圆形晶圆上，所述晶圆由诸如硅、砷化镓等的半导体形成。大体上，形成图案的晶圆被分割成独立的集成电路芯片或裸晶以将集成电路彼此分隔。使用各种封装技术对独立的集成电路芯片组装或封装以形成可被安装至印刷电路板的半导体器件。

历年来，封装技术已演变以开发更小、更便宜、更可靠以及更环保的封装件。例如，芯片尺度的封装技术已被开发，所述封装技术使用可直接表面贴装的封装件，所述封装件的表面积不显著大于（例如不大于1.2倍）集成电路芯片的面积。晶圆级封装（WLP）是芯片尺度的封装技术，其包含了各种技术，藉此集成电路芯片在被分割之前以晶圆级被封装。晶圆级封装使得晶圆制造过程扩展至包括器件互联和器件保护过程。因此，通过允许以晶圆级整合晶圆制造、封装、测试以及烧焊处理，晶圆级封装使得制造过程流水线化。

发明内容

公开了一种包括无源能量元件的半导体封装器件。在一实施例中，半导体封装器件包括具有第一表面和第二表面的半导体基底。所述半导体基底包括一个或多个集成电路，所述集成电路接近第一表面（例如与第一表面相邻、在第一表面中或第一表面上）形成。半导体封装器件还包括在第二表面之上定位的无源能量元件。在一个或多个实施例中，半导体封装器件包括贯穿基底通路，该贯穿基底通路提供至无源能量元件的电连接。半导体封装器件还包括了装封结构，所述装封结构在第二表面之上设置并且至少大体上装封无源能量元件。

提供该概要以简化的形式介绍构思的选择，所述构思以下在详细的说明书中进一步描述。该概要并非意在标识要求保护的主体的关键特征或重要特征，也并非意在用作确定要求保护的主体范围的目的。

附图说明

详细的说明书结合所附附图描述。在说明书和附图中的不同例证中使用相同的参考标号可代表类似或相同的元件。

图1A为示出了根据本申请公开的示例性实施例的晶圆级半导体封装器件的图示性局部横截面侧视图，其中半导体封装器件包括多个封装在其中的无源能量元件。

图1B为示出了根据本申请公开的另一示例性实施例的晶圆级封装器件的图示性局部横截面侧视图。

图1C为示出了根据本申请公开的另一示例性实施例的晶圆级封装器件的图示性局部横截面侧视图。

图2为示出了示例性实施例中用于制造根据本申请公开的晶圆级封装器件、例如制造图1A中所示器件的过程的流程图。

图3至图5为示出了根据图2中所示过程制造晶圆级半导体封装器件、例如制造图1A中所示器件的图示性局部横截面侧视图。

具体实施方式

综述

诸如电源管理集成电路（PMIC）系统的集成电路系统大体上需要诸如电感器和/或电容器的无源能量元件以使得所述系统完整。在当前的IC设计中，无源能量元件在电源管理集成电路的外部，这在印刷电路板（PCB）上需要额外的区域。另外，外部的无源能量元件导致了增加的寄生RLC值，该增加的寄生RLC值降低了系统的性能。外部的无源元件还可需要至IC裸晶的、用于外部传感线连接的附加引脚。

因此，公布了一种半导体封装器件，所述半导体封装器件包括一个或多个在其中封装的无源能量元件。在一实施例中，半导体封装器件包括具有第一表面和第二表面的半导体基底。所述半导体基底包括一个或多个集成电路，所述集成电路接近第一表面（即与第一表面相邻、在第一表面中或第一表面上）形成。半导体封装器件还包括在第二表面之上定位的一个或多个无源能量元件。例如，所述无源能量元件可表面贴装至第二表面。示例性无源能量元件可包括、但并非必须限于：可包括电容器、电感器、电阻器等等。例如，在一实施例中，半导体封装器件包括贯穿基底通路（TSV）、诸如微TSV（μTSV），所述贯穿基底通路提供无源能量元件与集成电路之间的内部电连接。半导体封装器件还包括装封结构，所述装封结构在第二表面之上设置并且至少部分地装封无源能量元件。通过结合半导体封装器件内的无源能量元件，相比外部定位的无源能量元件，RLC值可被降低。

示例性实施方式