[发明专利]一种基于native NMOS晶体管的高电源抑制LDO稳压器

说明书

技术领域

本发明涉及一种基于native NMOS晶体管的高电源抑制LDO稳压器，属于集成电路领域。 

背景技术

随着半导体加工技术的日益发展，集成电路的规模和集成度不断提高，包括模拟、数字和射频等多个电路模块的片上系统（SOC）得到了广泛的应用，并且向着日益低成本、高集成度、小型化和手持式的方向发展。但是，这些SOC的性能也容易受到高频数字开关、射频模块等噪声的干扰，降低了电路的信噪比而影响系统的性能。为了降低环境中高频噪声对SOC性能的影响，在系统中应用LDO稳压器已经成为了一种主流趋势。 

传统LDO稳压器结构如图1所示，其片内电路结构由误差放大器A₁、PMOS晶体管M_P、补偿电容C₁和反馈电阻R₁、R₂组成，片外电容C₂和负载电阻R_L分别为该LDO稳压器应用电路的等效负载电容和等效负载电阻。其中误差放大器A₁将参考电压V_REF与反馈节点V_F的电压差进行放大，误差放大器A₁输出V_{O_A1}用来驱动PMOS晶体管M_P的栅极。该LDO稳压器的输出电压V_OUT可以表示为 

VOUT=VDD-VDROP=VDD-VOV_MP---(1)]]>

其中V_DROP是LDO稳压器的降落电压，V_DD是电源电压，是晶体管M_P的过驱动电压。LDO稳压器降落电压是评价LDO稳压器性能的重要指标，降落电压越小，LDO稳压器的输出效率就越高。由于PMOS晶体管M_P和误差放大器A₁的共同作用，LDO稳压器的输出电压受电源上干扰噪声的影响将显著改善。其中LDO稳压器对于电源上噪声的抑制程度一般用电源抑制（PSR）来表示。理论研究结果表明，传统LDO稳压器的电源抑制随频率变化可以表示为