[发明专利]一种串行总线接口芯片、串行总线传输系统及方法

说明书

技术领域

本发明涉及通信的串行总线技术领域，尤其是涉及一种串行总线接口芯片、串行总线传输系统及方法。

背景技术

在利用串行总线组网的通信系统中，一般包括主控设备和多个从设备。当主控设备与多个从设备通信时，每个从设备都必需设定独一无二的地址码，才能保证主控设备识别某一个特定的从设备。从设备的控制总线分成串行和并行两大类，由于并行总线所用到的控制线都在8根以上，所以在这种并行总线在某些应用中很少采用。目前串行总线主要有以下三种总线：SPI总线、I2C总线和1W总线。这三种总线都需要对从设备的串行总线接口芯片进行寻址，而且，无法判断串行总线接口芯片在整个通信系统中的串联顺序。因此，迫切需要一种串行总线接口芯片，不需要设定从设备的地址并可以识别判断芯片所在线路板的串联顺序，同时也可以降低串行通信系统的成本。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述成本高的缺陷，提供一种成本低的串行总线接口芯片、串行总线传输系统及方法。

本发明解决其技术问题所采用的技术方案是：构造一种串行总线接口芯片，与从设备被控对象相连，所述串行总线接口芯片包括电连接的总线接口电路和逻辑处理电路，所述总线接口电路包括两个双向数据接口及分别与每个数据接口相对应的两个双向时钟接口，而且，

所述逻辑处理电路在上电后根据所述两个数据接口或所述两个时钟接口的电平翻转确定串行控制方向，即，确定每个数据接口和时钟接口分别为输入接口或输出接口，然后进入指令等待状态；

若所述逻辑处理电路收到地址发布指令，则从输入接口接收地址信号，而且产生新的地址信号，并将所述新的地址信号输出。

在本发明所述的串行总线接口芯片中，若所述逻辑处理电路收到控制指令，则所述两个数据接口根据控制指令变换传输方向，所述两个时钟接口在确定串行控制方向后保持时钟传输方向不变。

在本发明所述的串行总线接口芯片中，

若所述逻辑处理电路收到读指令，则判断读取地址与该串行总线接口芯片的地址是否匹配，若匹配，则进入读出状态，而且，在读出状态，将指令等待状态中的数据输入接口设置为数据输出接口；若不匹配，则进入读服务状态，而且，在读服务状态，将指令等待状态中的数据输入接口设置为数据输出接口，将指令等待状态中的数据输出接口设置为数据输入接口。

在本发明所述的串行总线接口芯片中，

若所述逻辑处理电路收到写指令，则判断写地址与该串行总线接口芯片的地址是否匹配，若匹配，则进入写入状态，而且，在写入状态，将指令等待状态中的数据输入接口依然设置为数据输入接口；若不匹配，则进入写服务状态，而且，在写服务状态，将指令等待状态中的数据输入接口依然设置为数据输入接口，将指令等待状态中的数据输出接口依然设置为数据输出接口。

在本发明所述的串行总线接口芯片中，所述串行总线接口芯片内置或外接存储器。

本发明还构造一种串行总线传输系统，包括主设备和多个从设备，每个从设备均包括从设备被控对象，所述从设备还包括以上所述的串行总线接口芯片，所述串行总线接口芯片与所述从设备被控对象相连，而且，若特定串行总线接口芯片所属的从设备为非第一个从设备也非最后一个从设备，则该串行总线接口芯片的第一数据接口与前一个从设备的串行总线接口芯片的第二数据接口相连，该串行总线接口芯片的第一时钟接口与前一个从设备的串行总线接口芯片的第二时钟接口相连；若特定串行总线接口芯片所属的从设备为第一个从设备，则该串行总线接口芯片的第一数据接口与主设备相连，该串行总线接口芯片的第一时钟接口与主设备相连；若特定串行总线接口芯片所属的从设备为最后一个从设备，则该串行总线接口芯片的第一数据接口与前一个从设备的的串行总线接口芯片的第二数据接口相连，该串行总线接口芯片的第一时钟接口与前一个从设备的串行总线接口芯片的第二时钟接口相连，该串行总线接口芯片的第二数据接口、第二时钟接口悬空。

本发明还构造一种串行总线传输方法，包括：

A.从设备的逻辑处理电路在上电后根据所述两个数据接口或所述两个时钟接口的电平翻转确定串行控制方向，即，确定每个数据接口和时钟接口分别为输入接口或输出接口，然后进入指令等待状态；

B.若所述逻辑处理电路收到地址发布指令，则从输入接口接收地址信号，而且产生新的地址信号，并将所述新的地址信号输出。

在本发明所述的串行总线传输方法中，在所述步骤A之后，还包括：