[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成浅沟槽隔离（STI）结构的方法。

背景技术

在半导体制造工艺中，所形成的浅沟槽隔离结构的性能对于最后形成的半导体器件的电学性能而言至关重要。随着半导体器件特征尺寸的不断减小，为了确保在半导体衬底中形成的沟槽中实现构成浅沟槽隔离结构的氧化物的无隙填充，通常实施多次沉积工艺完成所述氧化物的填充。由于受到所述沟槽的特征尺寸的制约，导致所述多次沉积工艺中的每一次沉积的沉积速率存在差异，因而，在进行高温退火之后，所述多次沉积工艺中的每一次沉积所形成的氧化物的致密程度存在差异。在形成浅沟槽隔离结构之后，需要去除浅沟槽隔离结构高出半导体衬底的部分，通常采用湿法蚀刻来完成所述浅沟槽隔离结构高出半导体衬底的部分的去除，例如腐蚀液为稀释的氢氟酸（DHF）的湿法蚀刻。由于构成浅沟槽隔离结构的多层氧化物的致密程度存在差异，导致所述湿法蚀刻对所述多层氧化物的蚀刻速率存在差异，因而，在所述湿法蚀刻之后，位于半导体衬底的不同区域的浅沟槽隔离结构高出半导体衬底的部分的去除效果不同，有的完全去除，有的去除大部分，有的去除一小部分。

如图1A所示，在所述湿法蚀刻之后，位于半导体衬底100的形成器件密度较大的区域的浅沟槽隔离结构101的高度低于位于半导体衬底100的形成器件密度较小的区域的浅沟槽隔离结构102的高度。造成这一现象的原因可能是，在半导体衬底100的形成器件密度较大的区域形成的浅沟槽隔离结构101的宽度的特征尺寸小于在半导体衬底100的形成器件密度较小的区域形成的浅沟槽隔离结构102的宽度的特征尺寸，导致所述多次沉积工艺所形成的构成浅沟槽隔离结构101的多层氧化物相比构成浅沟槽隔离结构102的多层氧化物具有微小的致密程度的差异；在所述湿法蚀刻过程中，相对于构成浅沟槽隔离结构102的多层氧化物，所述湿法蚀刻的腐蚀液对构成浅沟槽隔离结构101的多层氧化物具有更大的蚀刻速率。

相对于所述湿法蚀刻，若采用干法蚀刻去除所述浅沟槽隔离结构高出半导体衬底的部分，则由上述原因造成的位于半导体衬底100的形成器件密度较大的区域的浅沟槽隔离结构101与位于半导体衬底100的形成器件密度较小的区域的浅沟槽隔离结构102之间的高度差将会明显减小。但是，如图1B所示，在所述干法蚀刻之后，位于半导体衬底100的形成器件密度较大的区域的浅沟槽隔离结构101的高度略微高于位于半导体衬底100的形成器件密度较小的区域的浅沟槽隔离结构102的高度。

由于形成在半导体衬底的不同区域的浅沟槽隔离结构的高度不一致，导致后续在半导体衬底上形成栅极介电层和栅极材料层以后，由栅极介电层和栅极材料层构成的栅极结构的高度也不一致，进而造成形成在半导体衬底的不同区域的器件的电学性能的差异。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成具有多个浅沟槽隔离结构的图案的硬掩膜层；在所述半导体衬底中形成所述多个浅沟槽隔离结构；实施干法蚀刻和湿法蚀刻去除所述多个浅沟槽隔离结构高出所述半导体衬底的部分；去除所述硬掩膜层。

进一步，所述多个浅沟槽隔离结构中形成于所述半导体衬底的具有不同形成器件密度的区域的部分高度相同且宽度不同，所述多个浅沟槽隔离结构中形成于所述半导体衬底的具有同一形成器件密度的区域的部分高度相同且宽度相同。

进一步，所述硬掩膜层为氮化硅层。

进一步，形成所述多个浅沟槽隔离结构的步骤包括：以所述硬掩膜层为掩膜，在所述半导体衬底中蚀刻出用于形成所述多个浅沟槽隔离结构的沟槽；在所述沟槽中及所述硬掩膜层上沉积隔离材料；执行化学机械研磨工艺以研磨所述隔离材料，直至露出所述硬掩膜层。

进一步，所述隔离材料为氧化物。

进一步，所述沉积分多次完成，且每次沉积的隔离材料相同。

进一步，在所述沉积和所述研磨之后，分别实施退火。

进一步，所述干法蚀刻的蚀刻气体为包含NF₃和NH₃的混合物或者包含H₂和NF₃的混合物，所述湿法蚀刻的腐蚀液为稀释的氢氟酸。