[发明专利]半导体器件的形成方法

说明书

本发明提出一种半导体器件的形成方法，在形成源/漏极、扩展区、栅介质层、栅极以及虚拟侧墙之后，去除所述虚拟侧墙，接着对所述扩展区进行离子注入处理，接着重新形成侧墙，由于离子注入至扩展区能够扩散至所述栅介质层内，从而能够提高所述栅介质层的可靠性，减少HCI以及NBTI效应，提高半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。

背景技术

随着半导体器件特征尺寸的持续缩小，半导体器件需要不断提高性能的同时，传统的制作工艺也遭遇到各种挑战。例如，现有工艺通常使用硅锗（SiGe）外延层作为源/漏极，现有技术中为了增加半导体器件反应速度会增加硅锗外延层之间沟道中的应力，然而增加沟道中应力的同时会对影响沟道上方的栅氧化层的可靠性，从而会引起半导体器件热载流子效应（Hot Carrier Injection,HCI）以及负偏压温度不稳定效应（Negative BiasTemperature Instability,NBTI）。

现有工艺中为了解决HCI以及NBTI效应，通常会在半导体器件形成延伸区之后进行F离子注入，从而能够提高栅氧化层的可靠性，从而可以减少HCI以及NBTI效应，现有工艺中形成半导体器件的步骤包括：

提供半导体衬底10，所述半导体衬底10上形成有栅氧化层40以及栅极50，在所述栅极50的两侧的半导体衬底10中形成有源/漏极20以及延伸区30，如图1所示；

对所述源/漏极20以及延伸区30进行F离子注入，如图1所示；

对所述源/漏极20以及延伸区30进行热退火工艺处理；

在所述栅极50以及所述栅氧化层40的两侧形成侧墙60，如图2所示；

在所述源/漏极20以及栅极50的表面形成自对准区70，如图3所示。

在F离子注入之后增加热退火工艺便于F离子扩散至栅氧化层40，能够更好的提高栅氧化层的可靠性，从而可以减少HCI以及NBTI效应。

然而为了能更好的提高半导体器件的整体性能，在形成源/漏极20是通常会伴随着原位掺杂，可以增加沟道的应力，由于原位掺杂的需要达到一定要求的掺杂浓度才能够有显著的效果，因此，就需要在形成源/漏极20时的反应时间较长，进而会导致形成的源/漏极20略高于所述半导体衬底10以及扩展区30，如图4所示；此时，再使用现有技术中的F离子注入便无法使F离子穿透较厚的源/漏极20注入至所述扩展区30。因此便无法提高所述栅氧化层40的可靠性，减少HCI以及NBTI效应。

发明内容

本发明的目的在于提供一种半导体器件的形成方法，能够降低HCI以及NBTI效应。

为了实现上述目的，本发明提出一种半导体器件的形成方法，包括步骤：

提供半导体衬底，所述半导体衬底表面形成有栅介质层、栅极以及虚拟侧墙，所述虚拟侧墙形成以所述栅介质层和栅极的两侧，在所述半导体衬底中形成有源/漏极和扩展区，所述源/漏极采用原位掺杂的方式形成在所述侧墙的两侧，所述扩展区位于所述栅介质层和侧墙的下端；

去除所述虚拟侧墙，暴露出部分所述扩展区；

使用与垂直线呈预定角度的离子束对暴露的扩展区进行离子注入处理；

在所述栅极以及栅介质层的两侧形成侧墙。

进一步的，在对暴露的扩展区进行离子处理之后，形成侧墙之前，使用快速退火工艺对所述源/漏极、扩展区以及栅介质层进行处理。

进一步的，所述退火工艺的温度范围是700℃～1000℃。

进一步的，所述退火工艺的时间范围是30s～600s。