[发明专利]虚拟存储设备（VMD）应用/驱动器

说明书

相关应用

本申请是美国专利号为13/540,569，递交日为2012年7月2日的申请“具有耐用转换层ETL和用于减少闪存磨损的临时文件转移的超级耐力固态硬盘”的部分连续案（continuation-in-part，CIP）。

本申请是美国专利号为12/475,457，递交日为2009年5月29日的申请“多层次条带化和闪存系统的截断信道均衡”的部分连续案（continuation-in-part，CIP）。

本申请是专利号为12/347,306，递交日为2008年12月31日，现在美国申请号为8,112,574的申请“在具有组合闪存写的命令序列的闪存系统中局部映射表的可交换集”的部分连续案（continuation-in-part，CIP）。

本申请是美国专利号为12/141,879，递交日为2008年6月18日的申请“基于存储系统的高性能和耐力的非易失存储器”的部分连续案（continuation-in-part，CIP）

本申请与美国专利号为7,953,931，递交日为2008年2月21日的申请“高耐力非易失性闪存设备”相关。

本申请与美国专利号为7,333,364，递交日为2007年4月19日的申请“对多位单元闪存的单元降级及参考电压调整”相关。

技术领域

本发明涉及到闪存系统，尤其涉及一种具有增强耐力和寿命的闪存驱动。

背景技术

闪存被广泛的用于计算机系统中的外围存储和便携式装置的主要存储装置。NAND闪存是由东芝公司的舛冈富士雄博士在1987年发明的，采用电可擦除可编程只读存储（programmable read-only memory，EEPROM）单元，EEPROM单元在浮动栅存储电荷。单元通常通过雪崩电流编程，并采用量子力学隧道穿过薄氧化物方式擦除。不幸的是，在写程序或抹除程序过程中，一些电子可能会被薄氧化层捕获。假设一个恒定的编程电压，这些被捕获的电子将减少后续编程循环过程中存储单元存储的电荷。通常情况下，通过提高编程电压以补偿被捕获的电子。

由于闪存的密度和大小的增加，单元的大小也变小。氧化物的厚度，包括隧道氧化物的厚度也变薄。氧化物稀释剂则更容易捕获电子，且捕获也更容易失败。NAND闪存的浮动栅用于捕获电子。浮动栅中的电子的数量可能会影响输出电压电平。通过控制写过程中耗尽层捕获的电子的数目，获取不同的电压电平。之前较小的浮动栅面积限制了可以捕获电子的最大数目（现在只是几百个电子）。由于编程/读取可能引起电子泄漏或被浮动栅捕获。这种电子数目的变化会影响电压输出电平的变化以及读取结果。

闪存能够承受的程序擦除次数大约是10万次，这使得闪存在正常读写的情况下有很长的寿命。然而，较小的闪存单元已经有了较高的耐磨性，对二层单元而言，较新的闪存可能到达不少于1万次程序擦除周期，而三层单元（Triple-Level Cells，TLC）大约为600次。如果按目前的趋势发展下去，未来闪存可能只允许300次的程序擦除循环。如此低的耐力可能会严重限制闪存的应用，同时严重影响固态硬盘（SSD）的应用。

提高闪存的密度的一种方法是每个存储单元内存储多于1位的信息。存储单元的不同电压电平被分配不同的多位值，例如，4伏特电压可以覆盖2位存储单元。然而，多层单元（MLC）和三层单元（TLC）的噪声余量减少了，耐力问题加剧了。

很有可能，未来潜在的闪存耐力将降低。闪存驱动器可能通过各种技术弥补潜在闪存低耐力。例如，闪存驱动上的DRAM缓冲区驱动可以作为一个回写缓存，当主机在相同数据位置执行写时，减少向底层闪存的写次数。

期望的情形是，闪存驱动的主机软件驱动器和控制器补偿底层闪存设备的低耐用性。期望通过主机的虚拟存储设备（Virtual-Memory Device，VMD）应用程序和驱动器连接到标准的固态硬盘（Solid-State Drive，SSD）或超级耐力闪存驱动，以使用一系列先进的管理技术以减少对闪存写的数量，进而减少对底层闪存的程序擦除周期。期望通过主机的VMD应用程序和驱动器管理超级耐力闪存驱动以构建形成低耐力闪存。

发明内容

本发明第一方面提供了虚拟存储设备（VMD）驱动器，所述驱动器在主机上执行，包括：

文件类型识别器，用于为VMD驱动器接收的主机写产生一个数据类型;

数据拆分管理器，用于根据所述数据类型识别器识别的数据类型，对主机写入数据进行分类；