[发明专利]电平移位装置

说明书

本申请要求韩国专利申请号10-2012-0098498（2012年9月5日申请）的优先权，据此通过引用将其全部并入。

背景技术

实施例涉及将低电压电平输入信号转换成高电压电平输出信号的电平移位器以及包括该电平移位器的绝缘栅双极晶体管（IGBT）的栅极驱动装置。

通常，在绝缘栅双极晶体管（IGBT）中，如果栅电压不是13V或更少的足够大的电压，则装置的饱和电压VCE_SAT增加。如果栅电压是10V或更少的显著的低电压，则IGBT工作在活动区(active region)，使得装置可能过热和损坏。相应地，为了防止装置过热和损坏，用于驱动IGBT的栅极驱动电路包括电平移位单元以将低电压电平输入信号（在3.3V到5.5V范围内）转换成高电压电平输出信号（在15V到20V范围内），使得在15V或更多的栅电压下驱动IGBT。

在根据相关技术的一般用于栅极驱动电路的锁存型电平移位装置中，不但功耗由于静电流和上升的传导延迟而增加，而且芯片价格由于芯片尺寸的增加而增加。

发明内容

实施例提供了一种能够通过防止生成静电流来减少功耗的电平移位装置。

实施例还提供了一种能够减小芯片尺寸的电平移位装置。

实施例提供了一种能够在防止Vgs击穿现象的同时通过减少传导延迟来提高开关速率的电平移位装置。

根据实施例，提供了一种电平移位装置，用于将具有第一电压电平的输入信号转换成具有第二电压电平的输出信号。电平移位装置包括锁存型电平移位器，该锁存型电平移位器包括具有锁存结构的两个上部上拉P通道晶体管和用于防止两个上部上拉P通道晶体管的栅源电压击穿现象的两个下部P通道晶体管；电压生成器，用于生成电压以防止两个上部上拉P通道晶体管的栅源电压击穿现象并提供电压给两个下部P通道晶体管的栅极。第二电压电平高于第一电压电平。

根据实施例，提供了一种电平移位装置，用于将具有第一电压电平的输入信号转换成具有第二电压电平的输出信号。电平移位装置包括第一P通道晶体管；第二P通道晶体管，该第二P通道晶体管包括连接到第一P通道晶体管的漏极的栅极和连接到第一P通道晶体管的栅极的漏极；第三P通道晶体管，该第三P通道晶体管包括连接到第一P通道晶体管的漏极的源极；第四P通道晶体管，该第四P通道晶体管包括连接到第二P通道晶体管的漏极的源极和连接到第三P通道晶体管的栅极的栅极；以及第一齐纳二极管，该第一齐纳二极管具有连接到第三P通道晶体管的栅极的阳极。第二电压电平高于第一电压电平。

如上所述，根据一个实施例的电平移位装置，能够防止上拉MOS的Vgs击穿现象，并且去除流过用于电压控制的齐纳二极管的静电流，使得能够减少不期望的功耗。

此外，根据实施例的电平移位装置，以NMOS替代用于减少用来接收电平移位装置的传导延迟的上拉时间的PMOS，使得能够减少用于上拉时间的开关装置的尺寸和自举电容的尺寸，使得能够减少由于芯片尺寸而带来的制造成本。

根据实施例的电平移位装置，在减少传播延迟的同时防止Vgs击穿现象，使得能够提高开关速率。

附图说明

图1是示出根据一个实施例的电平移位装置的电路图。

图2是示出根据另一实施例的电平移位装置的电路图。

图3是示出图2的电平移位装置的用于接收具有低电平的输入信号的操作的电路图。

图4是示出图2的电平移位装置的用于接收具有高电平的输入信号的操作的电路图。

图5是示出根据再一实施例的电平移位装置的电路图。

图6是示出图5的电平移位装置的用于接收具有高电平的输入信号的操作的电路图。

图7是示出图5的电平移位装置的用于接收具有低电平的输入信号的操作的电路图。

图8是示出根据又一实施例的电平移位装置的电路图。

具体实施方式

在下文中，将参照附图更具体地描述根据实施例的电平移位装置。在以下描述中，仅仅添加后缀“模块”和“单元”从而易化说明书的描述，并且其可以彼此兼容地使用。

在以下描述中，当将一部件连接到另一部件时，不仅表示部件直接彼此连接，而且也可表示部件通过在其间插入的另一部件而彼此电连接。

图1是示出根据一个实施例的电平移位装置的电路图。