[发明专利]半导体器件及半导体器件的形成方法

说明书

一种半导体器件及半导体器件的形成方法，其中半导体器件的形成方法包括：提供半导体衬底，所述半导体衬底表面形成有衬垫氧化层以及位于衬垫氧化层表面的硬掩膜层；依次刻蚀衬垫氧化层和部分厚度的半导体衬底形成第一沟槽；侧向回刻蚀第一沟槽两侧的部分硬掩膜层；形成填充满所述第一沟槽的第一隔离层；回刻蚀去除衬垫氧化层和部分厚度的第一隔离层，直至第一隔离层顶部低于半导体衬底表面，形成第二沟槽；在所述第二沟槽内的半导体衬底表面及侧壁形成外延层，且所述外延层与半导体衬底材料相同。本发明形成的半导体器件具有较大的有源区宽度，半导体器件的驱动电流得到了提高。

技术领域

本发明涉及半导体制作领域，特别涉及半导体器件及半导体器件的形成方法。

背景技术

半导体集成电路的发展方向为增加密度与缩小元件，因此在集成电路制作中，隔离结构是一种重要的技术，形成在半导体衬底上的元件必须与其他元件隔离。随着半导体制作技术的进步，浅沟槽隔离（STI：Shallow Trench Isolation）方法已经取代了传统半导体器件制作所采用的隔离方法，如局部氧化法（LOCOS）等其他隔离方法。

浅沟槽隔离方法与其他隔离方法相比有许多优点，主要包括：浅沟槽隔离方法可以获得较窄的半导体器件隔离宽度，减少占用半导体衬底的面积同时增加器件的有源区宽度，进而提高器件的密度；浅沟槽隔离方法可以提升表面平坦度，因而在光刻时有效控制最小线宽。

在半导体器件制作过程中，浅沟槽隔离结构的浅沟槽宽度越窄，则器件有源区宽度越大，有利于提高器件的驱动电流，优化器件的电学性能。然而，当浅沟槽隔离结构的浅沟槽宽度变窄又会造成其他负面影响，如增加浅沟槽隔离结构填充工艺（gap-filling）的难度。

因此，为了提高半导体器件的驱动电流，研究如何在不增加浅沟槽隔离结构填充工艺难度的条件下，减小浅沟槽隔离结构宽度，增加器件有源区宽度成为亟需解决的问题。

发明内容

本发明解决的问题是提供一种优化的半导体器件及半导体器件的形成方法，形成的半导体器件具有较窄的浅沟槽宽度以及较大的有源区宽度，进而提高半导体器件的驱动电流。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有衬垫氧化层以及位于衬垫氧化层表面的硬掩膜层；图形化所述硬掩膜层，以图形化的硬掩膜层为掩膜，依次刻蚀衬垫氧化层和部分厚度的半导体衬底形成第一沟槽；侧向回刻蚀第一沟槽两侧的部分硬掩膜层，暴露出部分衬垫氧化层表面；形成填充满所述第一沟槽的第一隔离层；回刻蚀去除衬垫氧化层和部分厚度的第一隔离层，直至第一隔离层顶部低于半导体衬底表面，形成第二沟槽；在所述第二沟槽内的半导体衬底表面及侧壁形成外延层，暴露出部分第一隔离层表面，且所述外延层与半导体衬底材料相同；去除硬掩膜层和衬垫氧化层。

可选的，所述外延层的材料为Si、Ge、SiGe或GaAs。

可选的，所述外延层的材料为Si时，采用选择性外延工艺形成外延层的具体工艺参数为：反应气体包括硅源气体和HCl，硅源气体为SiH₄、SiH₂Cl₂、SiHCl₃或SiH₃Cl中的一种或几种，硅源气体流量为5sccm至500sccm，HCl流量为5sccm至500sccm，反应腔室温度为600度至850度，反应腔室压强为1托至100托。

可选的，在形成所述外延层后去除硬掩膜层和衬垫氧化层之前，还包括步骤：形成填充满所述第二沟槽的第二隔离介质层，所述第二隔离层介质层顶部与硬掩膜层表面平齐。

可选的，去除所述硬掩膜层和衬垫氧化层，同时去除位于外延层表面的第二隔离介质层。

可选的，所述第二隔离介质层的材料为SiO₂。