[发明专利]具有降低衬底翘曲的背面结构的集成电路

说明书

技术领域

本发明半导体技术领域，尤其涉及一种具有降低衬底翘曲的背面结构的集成电路。

背景技术

由于集成电路的发明，半导体产业在不断寻找提高集成电路元件（晶体管、二极管、电阻器、电容器等）集成度的方法。在大部分情况下，密度的提高源自部件尺寸的减小，从而使更多的元件可形成在给定区域内。虽然已经取得这些进步，然而这些元件仍留在基本的二维布局。虽然在二维布局的限制内已实现了密度的大幅度提高，但是却很难实现进一步的发展。

已经创造三维集成电路（3D IC）来克服这些限制。在3D IC中，两个或更多的半导体主体形成为垂直对准且接合在一起，并且每一个半导体主体都包括集成电路。提高器件密度的另一种方法是通过各个晶圆上的垂直器件结构。垂直结构能够大大降低集成电路（IC）器件所需的表面积。深沟槽电容器是一种已受关注的垂直器件结构。深沟槽电容器可用于各种电容量，最显著的是形成动态随机存取存储器（DRAM）。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种集成电路器件，包括：

第一半导体衬底，具有正面和背面；

第一结构，包括形成在所述正面上的深沟槽电容器，所述第一结构包括向所述衬底施加压应力的张力材料；以及

第二结构，形成在所述衬底的所述背面上，所述第二结构包括向所述衬底施加压应力的张力材料；

其中，所述第二结构包括选自由下列组成的组的结构：

厚度大于位于所述正面上的相同材料的任何膜的厚度的一层或多层张力膜；以及

填充所述衬底内的沟槽的张力材料。

在可选实施例中，所述背面结构未形成所述器件的电路的一部分。

在可选实施例中，所述背面结构包括填充所述衬底内的沟槽的张力材料。

在可选实施例中，所述背面上的用张力材料填充的沟槽和所述正面上的所述深沟槽电容器形成于其内的沟槽具有与使用相同光刻掩模形成的两组沟槽相一致的图案。

在可选实施例中，所述背面上的沟槽的深度与所述正面上的沟槽的深度明显不同。

在可选实施例中，所述背面结构包括总厚度大于1μm的一个以上的涂层。

在可选实施例中，所述集成电路器件进一步包括：一层或多层压缩膜，形成在所述深沟槽电容器上方；其中，所述压缩膜向所述衬底施加张应力，所述张应力的大小为由包括深沟槽电容器的结构向所述衬底施加的压缩力的至少20%。

在可选实施例中，所述集成电路器件进一步包括：第二半导体衬底，在其上形成有电路；其中，所述器件是3D-IC器件。

在可选实施例中，所述集成电路器件还包括：形成在所述第二半导体衬底上的高电压或高功率电路。

在可选实施例中，所述第二半导体衬底的电路通过硅通孔连接至包括所述深沟槽电容器的电路。

在可选实施例中，所述第二半导体衬底的电路通过晶圆与晶圆的接合连接至包括所述深沟槽电容器的电路。

根据本发明的另一方面，还提供了一种制造集成电路器件的方法，包括：

提供第一半导体晶圆；

在所述晶圆的正面上形成第一结构，所述第一结构包括深沟槽电容器；以及

在所述晶圆的背面上形成压应力诱导的第二结构；

其中，所述第二结构包括选自由下列组成的组的结构：

厚度大于所述正面上的相同材料的任何膜的厚度的一层或多层压缩膜；以及

填充所述衬底内的沟槽的张力材料。

在可选实施例中，形成的正面结构和背面结构中的第一结构使得所述晶圆在一个方向上翘曲，而形成的所述正面结构和所述背面结构中的第二结构使所述翘曲降低了至少一半。

在可选实施例中，在所述衬底的所述背面上形成所述压应力诱导的第二结构包括在所述晶圆中形成沟槽，然后用张力材料填充所述沟槽。

在可选实施例中，形成所述深沟槽电容器包括使用光刻掩模的光刻工艺；以及，在所述背面上形成所述第二结构包括使用相同的掩模蚀刻所述晶圆的所述背面中的沟槽。

在可选实施例中，选择位于所述晶圆的背面上的沟槽的尺寸，以使所述晶圆的背面上的应力和所述正面上的应力平衡。

在可选实施例中，在所述晶圆的背面上形成所述压应力诱导的结构包括形成总厚度大于1μm的一层或多层张力膜。

在可选实施例中，所述方法还包括：在所述晶圆的正面上的结构上方形成一层或多层压缩膜；其中，选择所述压缩膜的厚度，以平衡所述晶圆的正面和背面上的应力。