[发明专利]基于带隙基准的减小失调电压的运放电路结构

说明书

技术领域

本发明涉及一种带隙基准电路中使用的运算放大器结构，具体是一种基于带隙基准的减小失调电压的运放电路结构，属于集成电路领域。

背景技术

带隙基准电路作为数据转换电路和存储器电路的关键部分之一，对输出基准的精度要求越来越高，各种曲率补偿和高阶补偿层出不穷。而事实上造成基准精度差的最大原因来自运放的参数指标是否足够好。当然还有不少运放采用前置斩波电路或者相关双采样电路等方式来达到更好的基本消除失调的效果。但是很明显的问题是，这些手段不但增加了电路设计的复杂度，而且必须用到数字电路的控制信号。如果是用在纯模拟电路的领域，就不太适用了。所以怎样从运放本身来找到消除或者减小失调的合理设计是个需要得到更多关注的问题。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种基于带隙基准的减小失调电压的运放电路结构，从运算放大器本身找到减小失调电压的合理设计。

按照本发明提供的技术方案，所述基于带隙基准的减小失调电压的运放电路结构包括：由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8构成的电流镜，PMOS管P5和PMOS管P6共栅极，并接第一偏置电压，PMOS管P7和PMOS管P8共栅极，并接第二偏置电压，PMOS管P5漏极接PMOS管P7源极，PMOS管P6漏极接PMOS管P8源极，PMOS管P7漏极接NMOS管N1漏极和NMOS管N3栅极，PMOS管P8漏极接NMOS管N2漏极、NMOS管N4栅极、PMOS管P10栅极、PMOS管P9漏极、PMOS管P9源极、NMOS管N13栅极，PMOS管P10源极漏极相连并连接PMOS管P9栅极、NMOS管N13漏极、PMOS管P11漏极、PMOS管P11栅极并作为运放的输出，PMOS管P11源极接PMOS管P12漏极，PMOS管P12栅极接所述第一偏置电压，NMOS管N1源极接NMOS管N3漏极，NMOS管N2源极接NMOS管N4漏极；所述PMOS管P5源极、PMOS管P6源极、PMOS管P12源极均接电源，NMOS管N3源极、NMOS管N4源极、NMOS管N13源极均接地；N2栅极为正相输入端，N1栅极为反相输入端。

所述NMOS管N1和NMOS管N2为工作在亚阈值区的NMOS输入对管，用于减小过驱动电压从而减小失调。

所述由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8构成的电流镜中，四个管子都工作在饱和区，且过驱动电压设计到400mV~600mV，同样用于减小失调。

所述NMOS管N3、NMOS管N4构成的尾电流管工作在饱和状态，而且与输入对管NMOS管N1和NMOS管N2共同形成的结构不但确保NMOS管N1和NMOS管N2工作在亚阈值区，还起到建立共模负反馈的作用。

所述PMOS管P9、PMOS管P10构成米勒补偿结构。

本发明的优点是：明显减小了运放失调电压，简化了共模反馈电路，减小了无源元件占用的面积。特别适于在带隙基准源中应用，而且是先进工艺的低电源电压情形下。用PMOS对管构成的米勒补偿结构有效替代了传统的多晶硅电阻和PIP电容串联的阻容结构，不但节省了大量面积，而且对稳定性和增益的提升都有更好的效果。

附图说明

图1是本发明的电路结构原理图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。

本发明根据运放失配的原理性分析，对于失调电压的两个重要影响因素，输入放大对管和负载电流镜的参数，分别将输入管的过驱动电压尽量调小并且确保进入亚阈值工作区，同时把电流镜的过驱动电压尽量调大而且使其进入稳定的饱和区。