[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管（Fin FET）作为常规器件的替代得到了广泛的关注。

为了调整鳍式场效应晶体管的沟道区域的面积，通常会形成具有多个鳍部的鳍式场效应晶体管，所述晶体管的栅极结构横跨多个鳍部，通过鳍部的数量调整晶体管的沟道区域面积。由于芯片版图设计规则的要求，所述栅极结构的形状一般为方向一致的长条形，如图1中所示：多个平行排列的鳍部10以及位于所述鳍部上方的栅极结构20，所述栅极结构为长条形，不同晶体管的栅极结构相互断开。

请参考图2至图4，为现有技术形成鳍式场效应晶体管的栅极结构的示意图。

请参考图2，在半导体衬底（图中未示出）上形成若干分离的鳍部10，以及位于所述半导体衬底表面低于所述鳍部10顶面的介质层（图中未示出）；在所述介质层表面形成覆盖所述鳍部10的栅极结构材料层，刻蚀所述栅极结构材料层，形成长条形的栅极结构20，所述栅极结构20横跨若干鳍部10。

请参考图3，在所述栅极结构20表面形成图形化掩膜层30，所述图形化掩膜层30具有开口，所述开口暴露出所述栅极结构20需要被断开的位置和尺寸。

请参考图4，以所述图形化掩膜层30（请参考图3）为掩膜，刻蚀所述栅极结构，然后去除所述图形化掩膜层30，形成第一栅极结构21和第二栅极结构22。

现有技术形成所述鳍式场效应晶体管的方法，需要进行两侧光刻和刻蚀工艺，工艺步骤复杂。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，简化工艺流程。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域，所述第一区域上具有若干分立的第一鳍部，第二区域上具有若干分立的第二鳍部，以及位于所述第一鳍部和第二鳍部顶部的第一图形化掩膜层；在所述半导体衬底表面形成介质层，所述介质层的表面与第一图形化掩膜层的表面齐平；在所述介质层表面形成第二图形化掩膜层，所述第二图形化掩膜层覆盖第一区域和第二区域连接处的相邻的第一鳍部和第二鳍部之间的部分介质层表面；以所述第二图形化掩膜层为掩膜刻蚀部分介质层，在所述介质层内形成凹槽；在所述凹槽内壁表面形成栅介质材料层和位于栅介质材料层表面且填充满所述凹槽并覆盖第二图形化掩膜层的栅极材料层；对所述栅极材料层进行处理，形成位于第一区域上横跨所述第一鳍部的第一栅极和位于第二区域上横跨所述第二鳍部的第二栅极，所述第一栅极和第二栅极之间通过第二图形化掩膜层和位于所述第二图形化掩膜层下方的介质层隔离。

可选的，所述第二图形化掩膜层的形状为矩形。

可选的，所述第二图形化掩膜层沿垂直所述第一鳍部和第二鳍部延伸方向的尺寸小于第一鳍部和第二鳍部之间的最小距离。

可选的，所述第二图形化掩膜层还覆盖第一鳍部、第二鳍部两端的部分第一图形化掩膜层和所述部分第一图形化掩膜层之间的部分介质层。

可选的，形成所述第一栅极和第二栅极的方法包括：以所述第二图形化掩膜层为停止层，对所述栅极材料层进行平坦化；刻蚀所述栅极材料层和第二图形化掩膜层，形成位于第一区域上横跨所述第一鳍部的第一栅极和位于第二区域上横跨所述第二鳍部的第二栅极。

可选的，所述第二图形化掩膜层暴露出第一区域上的部分第一图形化掩膜层和介质层，形成长条状的横跨第一鳍部的第一图形，所述第二图形化掩膜层还暴露出第二区域上的部分第一图形化掩膜层和介质层，形成长条状横跨第二鳍部的第二图形，所述第一图形和第二图形之间通过部分第二图形化掩膜层断开。

可选的，所述第一图形和第二图形为矩形。

可选的，形成所述第一栅极和第二栅极的方法包括：以所述第二图形化掩膜层为停止层，对所述栅极材料层进行平坦化，形成位于第一区域上横跨所述第一鳍部的第一栅极和位于第二区域上横跨所述第二鳍部的第二栅极，所述第一栅极和第二栅极之间通过第二图形化掩膜层和位于所述第二图形化掩膜层下方的介质层隔离。